EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區(qū)
賽靈思最新版ISE大幅縮短FPGA設(shè)計(jì)周期
- 賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專(zhuān)門(mén)為滿(mǎn)足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
- 關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思
以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)
- 伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長(zhǎng)，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來(lái)研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開(kāi)銷(xiāo)少、實(shí)現(xiàn)簡(jiǎn)單，具有自動(dòng)保護(hù)切換功能；POA的復(fù)接過(guò)程比較復(fù)雜，可以通過(guò)高系統(tǒng)開(kāi)銷(xiāo)提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場(chǎng)看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
- 關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路 通訊 網(wǎng)絡(luò) 無(wú)線
FPGA:來(lái)日方長(zhǎng)顯身手--專(zhuān)訪Altera總裁兼CEO John Daane
- Altera是一個(gè)團(tuán)結(jié)緊密的團(tuán)體，每一個(gè)成員都有共同的堅(jiān)定的信念和為此信念?yuàn)^斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專(zhuān)家?？磥?lái)他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來(lái)了。 如果現(xiàn)在讓我歷
- 關(guān)鍵字： FPGA
DVB-C解交織器的FPGA實(shí)現(xiàn)
- 卷積交織和解交織原理簡(jiǎn)介 在DVB-C系統(tǒng)當(dāng)中，實(shí)際信道中的突發(fā)錯(cuò)誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計(jì)上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯(cuò)誤時(shí)，這種錯(cuò)誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來(lái)解決這種問(wèn)題。它以一定規(guī)律擾亂源符號(hào)數(shù)據(jù)的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號(hào)數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構(gòu)成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
- 關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)
賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA
- 通過(guò)PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 賽靈思公司宣布其Virtex™-5 LXT FPGA通過(guò)了最新的PCI Express端點(diǎn) v1.1
- 關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn) VIRTEX-5 測(cè)試 單片機(jī) 嵌入式系統(tǒng) 賽靈思 測(cè)試測(cè)量
FPGA迎來(lái)65nm時(shí)代
- 11月13日，Altera公司正式發(fā)布了業(yè)界期盼以久的65nm FPGA—Stratix III 。與此同時(shí)Xilinx又更進(jìn)一步，在同一時(shí)間推出了65nm的Virtex-5 LXT系列，這也是時(shí)隔半年之后Xilinx推出的第二款65nm 產(chǎn)品。由此，F(xiàn)PGA進(jìn)入了65nm時(shí)代，Altera 與Xilinx也將展開(kāi)新的技術(shù)對(duì)壘。 Altera: Stratix III FPGA怎樣在獲得高性能的同時(shí)保持低功耗是65nm領(lǐng)域的最大難題，Altera的解決辦法是針對(duì)設(shè)計(jì)中需要的地方提高性能，而把其他地方的功
- 關(guān)鍵字： 0612_A FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_業(yè)界風(fēng)云
美國(guó)賽靈思（Xilinx）公司 & 合眾達(dá)公司在清華大學(xué)成功舉辦FPGA技術(shù)研討會(huì)
- 由美國(guó)賽靈思（Xilinx）公司組織、北京合眾達(dá)電子與清華大學(xué)電工電子中心共同舉辦的FPGA免費(fèi)教授研討會(huì)于12月16日、17日在清華大學(xué)電工電子實(shí)驗(yàn)室成功舉辦。來(lái)自清華大學(xué)、北京大學(xué)、北京理工大學(xué)、北京科技大學(xué)、北京郵電大學(xué)、北方工業(yè)大學(xué)、山東大學(xué)等多所高校近100位教師及學(xué)生代表參加。 Xilinx中國(guó)區(qū)大學(xué)計(jì)劃經(jīng)理謝凱年博士作了精彩演講，著重介紹了Xilinx公司發(fā)展歷史、國(guó)外知名高?；赬ilinx FPGA教學(xué)情況以及中國(guó)區(qū)大學(xué)計(jì)劃情況與宏偉藍(lán)圖，在座學(xué)員對(duì)
- 關(guān)鍵字： FPGA Xilinx 合眾達(dá) 清華大學(xué)
人臉檢測(cè)系統(tǒng)的SoPC設(shè)計(jì)
- 摘 要：本文采用Nios Ⅱ軟核處理器在FPGA上設(shè)計(jì)了一種人臉檢測(cè)系統(tǒng)，對(duì)該系統(tǒng)的功能、結(jié)構(gòu)和實(shí)現(xiàn)作了較詳細(xì)的闡述。設(shè)計(jì)結(jié)果表明，該系統(tǒng)體積小，數(shù)據(jù)處理速度快，保證了很好的實(shí)時(shí)性。關(guān)鍵詞：人臉檢測(cè)；FPGA； 軟核處理器；片上系統(tǒng) 引言人臉檢測(cè)跟蹤是計(jì)算機(jī)視覺(jué)中十分重要的研究領(lǐng)域，正受到越來(lái)越多的關(guān)注。傳統(tǒng)基于PC平臺(tái)的人臉檢測(cè)跟蹤系統(tǒng)體積大，不能滿(mǎn)足便攜的要求，更不適合露天使用；而采用通用的DSP芯片組成的系統(tǒng)，外圍電路較復(fù)雜，設(shè)計(jì)與調(diào)試都需要較長(zhǎng)的時(shí)間，且系統(tǒng)的可擴(kuò)展性和移植性不好。利
- 關(guān)鍵字： FPGA 測(cè)量 測(cè)試 片上系統(tǒng) 人臉檢測(cè) 軟核處理器
DAB接收機(jī)的樣機(jī)設(shè)計(jì)
- 與現(xiàn)行廣播相比，數(shù)字音頻廣播（Digital Audio Broadcasting，簡(jiǎn)稱(chēng)DAB）這種新的傳輸系統(tǒng)憑借其諸多優(yōu)點(diǎn)而引起了國(guó)際通信行業(yè)的矚目，并獲得了迅速的發(fā)展。我國(guó)廣播電影電視行業(yè)標(biāo)準(zhǔn)《30～3000MHz地面數(shù)字音頻廣播系統(tǒng)技術(shù)規(guī)范》自2006年6月1日起實(shí)施。 該標(biāo)準(zhǔn)是DAB標(biāo)準(zhǔn)，適用于移動(dòng)和固定接收機(jī)傳送高質(zhì)量數(shù)字音頻節(jié)目和數(shù)據(jù)業(yè)務(wù)。 由于手機(jī)電視將為2008北京奧運(yùn)提供服務(wù)，國(guó)內(nèi)多家單位已積極致力于DAB的研制開(kāi)發(fā)。本文將介紹DAB接收機(jī)的樣機(jī)設(shè)計(jì)。 系統(tǒng)的性能要求 歐洲D(zhuǎn)AB
- 關(guān)鍵字： DAB DSP FPGA 數(shù)字音頻廣播 消費(fèi)電子 消費(fèi)電子
基于FPGA的TCP粘合設(shè)計(jì)與實(shí)現(xiàn)
- 傳統(tǒng)的數(shù)據(jù)分流一般基于三層、四層交換，不能在應(yīng)用層解析數(shù)據(jù)，導(dǎo)致數(shù)據(jù)在后端服務(wù)器解析后還要相互重新分發(fā)，增加了服務(wù)數(shù)據(jù)傳輸?shù)拈_(kāi)銷(xiāo)，為解決該問(wèn)題，可以在客戶(hù)端與服務(wù)器之間采用應(yīng)用級(jí)代理服務(wù)器，利用該服務(wù)器專(zhuān)門(mén)對(duì)數(shù)據(jù)包進(jìn)行解析分發(fā)，但是該方式下，數(shù)據(jù)要進(jìn)入TCP/IP協(xié)議棧，處理速度慢，同時(shí)代理服務(wù)器還需要與客戶(hù)端、服務(wù)器雙方通信，需要處理的數(shù)據(jù)量非常大，因此在集群應(yīng)用中，特別是大規(guī)模負(fù)載平衡集群系統(tǒng)中很少使用應(yīng)用級(jí)代理。 在應(yīng)用級(jí)代理的基礎(chǔ)上，為進(jìn)一步提高數(shù)據(jù)處理的速度，提出了TCP粘合技術(shù)[1]。該技
- 關(guān)鍵字： FPGA TCP粘合 服務(wù)器 客戶(hù)端 通訊 網(wǎng)絡(luò) 無(wú)線
通過(guò)LabVIEW FPGA加速嵌入式系統(tǒng)原型化的過(guò)程
- 嵌入式系統(tǒng)的發(fā)展趨勢(shì) 嵌入式系統(tǒng)一般是指一個(gè)獨(dú)立且具有專(zhuān)門(mén)用途的系統(tǒng)，隨著半導(dǎo)體技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)正在滲入現(xiàn)代社會(huì)的各個(gè)方面，被廣泛應(yīng)用于航空航天、通信設(shè)備、消費(fèi)電子、工業(yè)控制、汽車(chē)、船舶等領(lǐng)域。巨大的市場(chǎng)需求推動(dòng)了嵌入式系統(tǒng)向更高的技術(shù)水平發(fā)展。 嵌入式系統(tǒng)的開(kāi)發(fā)流程，一般可以分為三個(gè)階段：設(shè)計(jì)，原型化及發(fā)布。設(shè)計(jì)主要是對(duì)產(chǎn)品本身以及其中牽涉到的算法、概念進(jìn)行設(shè)計(jì)，原型化是對(duì)設(shè)計(jì)的可行性進(jìn)行驗(yàn)證或評(píng)估，發(fā)布是產(chǎn)品的最終實(shí)現(xiàn)。大部分情況下，整個(gè)開(kāi)發(fā)流程中需要牽涉到多種軟件開(kāi)發(fā)工具。比如在設(shè)
- 關(guān)鍵字： FPGA LabVIEW 單片機(jī) 嵌入式系統(tǒng) 系統(tǒng)原型化
Altera發(fā)售可量產(chǎn)的Stratix II GX FPGA
- Altera公司(NASDAQ:ALTR)今天宣布開(kāi)始發(fā)售其可量產(chǎn)的Stratix® II GX FPGA。高密度Stratix II GX系列提供20個(gè)工作范圍在600Mbps至6.375Gbps的低功耗收發(fā)器，串行鏈路總鏈接能力達(dá)到前所未有的127Gbps。用戶(hù)現(xiàn)在可以使用Stratix II GX FPGA來(lái)設(shè)計(jì)生產(chǎn)多吉比特互聯(lián)系統(tǒng)，滿(mǎn)足甚至超越其性能和信號(hào)完整性規(guī)范。隨著E
- 關(guān)鍵字： Altera FPGA GX II Stratix 單片機(jī) 嵌入式系統(tǒng)
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]
fpga研討會(huì)推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga視頻
fpga專(zhuān)欄文章
熱門(mén)主題
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專(zhuān)題
FPGA專(zhuān)題安全
FPGA專(zhuān)題汽車(chē)
FPGA專(zhuān)題消費(fèi)
現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA：QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473