fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

電能質(zhì)量監(jiān)測系統(tǒng)信號(hào)采集模塊控制器IP核設(shè)計(jì)

　　隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語言來實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合實(shí)際電路，將6通道同步采樣的16位數(shù)據(jù)存儲(chǔ)到FIFO控制器。當(dāng)FIFO 控制器存儲(chǔ)一個(gè)周期的數(shù)據(jù)后，產(chǎn)生一個(gè)中斷信號(hào)，由PowerPC對(duì)其進(jìn)行高速讀取。這樣能夠減輕CPU的負(fù)擔(dān)，不需要頻繁地對(duì)6通道的采樣數(shù)據(jù)進(jìn)行讀取，節(jié)省了CPU運(yùn)算資源。　　1 ADS8364芯片的原理與具體應(yīng)用　
關(guān)鍵字： FPGA 信號(hào)采集

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503

京微雅格將在 2015慕尼黑上海電子展演示多領(lǐng)域FPGA應(yīng)用方案

?????? 京微雅格(北京)科技有限公司(以下簡稱“京微雅格”)宣布將參加 3月 17 日至 19 日在上海舉行的 2015慕尼黑上海電子展?；顒?dòng)期間，京微雅格將展示其FPGA產(chǎn)品在多個(gè)市場領(lǐng)域的應(yīng)用方案，包括消費(fèi)電子、智能家居、金融安全、機(jī)器人、物聯(lián)網(wǎng)、汽車電子等。京微雅格展位號(hào)為半導(dǎo)體E3館3646，誠邀您蒞臨參觀。　　 ? 　　圖一：將在慕尼黑上海電子展期間現(xiàn)場展示的部分已量產(chǎn)芯片　　FP
關(guān)鍵字：京微雅格 FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之實(shí)驗(yàn)?zāi)夸?/a>

　　注：帶“ * ”的表示選做，實(shí)際中根據(jù)時(shí)間和精力決定　　基本外設(shè)的驅(qū)動(dòng)開發(fā)：? 　　1. 獨(dú)立按鍵消抖檢測電路模塊; 　　2. 4*4矩陣鍵盤消抖檢測電路模塊; 　　3. 7段8位數(shù)碼管驅(qū)動(dòng)電路模塊;(直接FPGA驅(qū)動(dòng) 和外加74hc138譯碼器) 　　4. 二進(jìn)制轉(zhuǎn)BCD碼模塊設(shè)計(jì); 　　5. uart串口收發(fā)電路模塊;(verilog 和 VHDL) 　　6. IIC驅(qū)動(dòng)電路模塊;(暫時(shí)沒定，會(huì)給出個(gè)24L64的驅(qū)動(dòng)，也會(huì)開發(fā)一個(gè)傳感器驅(qū)動(dòng)) 　　7.

關(guān)鍵字： FPGA 串口

小梅哥和你一起深入學(xué)習(xí)FPGA之規(guī)范約定

　　本規(guī)范主要是對(duì)設(shè)計(jì)流程、端口名稱、組織結(jié)構(gòu)、文檔編排進(jìn)行約定。本約定作用僅僅是為了使后期代碼設(shè)計(jì)和文檔編寫更加規(guī)范有序，方便自己和讀者閱讀，與公司的設(shè)計(jì)規(guī)范還差著十萬八千里，因此，望大家萬不可以小梅哥的規(guī)范作為標(biāo)準(zhǔn)。當(dāng)然，小梅哥在規(guī)范約定時(shí)，也會(huì)盡量參考華為verilog規(guī)范和至芯科技的文檔編寫規(guī)范力爭做到簡潔通俗。　　規(guī)范約定之設(shè)計(jì)文檔基本結(jié)構(gòu) 　　為了將設(shè)計(jì)能夠清晰明了的介紹給大家，讓大家一看就懂，文檔編寫時(shí)會(huì)詳細(xì)包含以下內(nèi)容：　　一、實(shí)驗(yàn)?zāi)康? 　　二、實(shí)驗(yàn)原理　　三、硬件設(shè)
關(guān)鍵字： FPGA 狀態(tài)機(jī)

【從零開始走進(jìn)FPGA】基于PLD的矩陣鍵盤狀態(tài)機(jī)控制

　　講過了獨(dú)立按鍵檢測，理所當(dāng)然應(yīng)該講講FPGA中矩陣鍵盤的應(yīng)用了。這個(gè)思維和電路在FPGA中有所不同，在此，在此做詳細(xì)解釋，Bingo用自己設(shè)計(jì)的成熟的代碼作為案例，希望對(duì)你有用。　　一、FPGA矩陣鍵盤電路圖　　在FPGA中的電路，與單片機(jī)雷同，如下所示：　　 ? 　　在上電默認(rèn)情況下，L[3:0] =4''b1，因?yàn)樯侠?.3V，而默認(rèn)情況下H.[3:0]為低電平;一旦有某一個(gè)按鍵被按下，便是是的該路電路流向該按鍵的H，是的L檢測不到電流。因此可以通過對(duì)每一行H輸出的
關(guān)鍵字： FPGA PLD

零基礎(chǔ)學(xué)FPGA（十六）testbench很重要，前仿真全過程筆記（下篇）

　　進(jìn)入波形仿真后點(diǎn)擊運(yùn)行按鈕即可出波形，下面我們來驗(yàn)證我們的cpu代碼是否正確　　大家先看兩個(gè)圖，等會(huì)小墨同學(xué)會(huì)結(jié)合這兩個(gè)圖給大家細(xì)細(xì)講解仿真過程　　 ? 　　 ? 　　 ? 　　我們先來看第一個(gè)過程　　 ? 　　上電后，cpu先從ROM中讀回兩個(gè)周期的數(shù)據(jù)，是從ROM的0地址開始的，再對(duì)比我們之前定義好的ROM，數(shù)據(jù)讀取正確，讀回的數(shù)據(jù)的前三位是111，即指令碼JMP，后13位003c為地址碼，JMP指令是將讀回的數(shù)據(jù)
關(guān)鍵字： FPGA testbench

基于Multisim的實(shí)用技巧和應(yīng)用設(shè)計(jì)文獻(xiàn)匯總

　　Multisim是美國國家儀器(NI)有限公司推出的以Windows為基礎(chǔ)的仿真工具，適用于板級(jí)的模擬/數(shù)字電路板的設(shè)計(jì)工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。　　借助Multisim 10仿真的負(fù)反饋放大電路　　本文借助Multisim 10的仿真平臺(tái)，用Multisim仿真分析阻容耦合負(fù)反饋放大電路，研究加入負(fù)反饋后對(duì)放大電路放大倍數(shù)和電路參數(shù)的影響，比較幅頻和相頻的變化，對(duì)研究設(shè)計(jì)帶負(fù)反饋的放大電路具有深遠(yuǎn)的現(xiàn)實(shí)意義。　　基于Multis
關(guān)鍵字： NI PCB

Xilinx：FPGA和SoC顛覆傳統(tǒng)控制

　　FPGA的特點(diǎn)是擅長做信號(hào)的并行處理和硬件加速。Xilinx亞太區(qū)Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認(rèn)為，在電機(jī)方面，由于現(xiàn)在中高端的機(jī)器人、數(shù)控機(jī)床等會(huì)用到六軸及以上的電機(jī)，這方面基本是FPGA一統(tǒng)天下。而三軸、四軸方案有時(shí)會(huì)看到x86、DSP和FPGA方案并存。　　圖1 機(jī)器人的智能控制示意圖　　中國現(xiàn)在四軸方案多一些，但是未來會(huì)向中高端去做。因?yàn)楝F(xiàn)在中國的電子元器件加工，食品飲料生產(chǎn)線、汽車生產(chǎn)線還主要靠采購國外設(shè)備，未來會(huì)逐漸國產(chǎn)化。　　“針對(duì)工廠自動(dòng)化設(shè)備、高端數(shù)控機(jī)床、機(jī)
關(guān)鍵字： Xilinx FPGA

基于FPGA的短波通信接收機(jī)

　　短波通信又稱高頻通信，是利用HF波段(3-30MHz)電磁波進(jìn)行的無線電通信。短波通信主要靠天波傳播，可經(jīng)電離層一次或數(shù)次反射，最遠(yuǎn)可傳至上萬里，如按氣候、電離層的電子密度和高度的日變化以及通信距離等因素選擇合適頻率，就可用較小功率進(jìn)行遠(yuǎn)距離通信。短波通信設(shè)備較簡單，機(jī)動(dòng)性大，因此也適應(yīng)于應(yīng)急通信和抗災(zāi)通信?，F(xiàn)代短波通信接收機(jī)正向著數(shù)字化、大通信帶寬方向發(fā)展。文獻(xiàn)[1-3]研究了短波通信的數(shù)字化實(shí)現(xiàn)方式，但其未對(duì)短波通信的大帶寬應(yīng)用進(jìn)行探討;文獻(xiàn)[4-6]研究了通信信道化算法，其對(duì)一定帶寬內(nèi)的多信道高
關(guān)鍵字： FPGA 接收機(jī)

FPGA的FIR抽取濾波器設(shè)計(jì)

　　用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)，現(xiàn)在，F(xiàn)PGA中集成了硬件乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。　　具體實(shí)現(xiàn) 　　結(jié)構(gòu)設(shè)計(jì) 　　基于抽取濾波器的工作原理，本文采用XC2V1000實(shí)現(xiàn)了一個(gè)抽取率為2、具有線性相位的3階FIR抽取濾波器，利用原理圖和VHDL共同完成源文件設(shè) 計(jì)。圖1是抽取濾波器的頂層原理圖。其中，clock是工作時(shí)鐘，reset是
關(guān)鍵字： FPGA FIR

FPGA四大設(shè)計(jì)要點(diǎn)解析及應(yīng)用方案集錦

　　本文敘述概括了FPGA應(yīng)用設(shè)計(jì)中的要點(diǎn)，包括，時(shí)鐘樹、FSM、latch、邏輯仿真四個(gè)部分。　　FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元(LE)。早期的FPGA相對(duì)比較簡單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT(查找表)和D觸發(fā)器構(gòu)成，RAM也往往容量非常小。現(xiàn)在的FPGA不僅包含以前的LE，RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類型也更多，而且內(nèi)部還集成了一些特殊功能單元，
關(guān)鍵字： FPGA FSM 時(shí)鐘樹仿真

【從零開始走進(jìn)FPGA】非同于MCU的獨(dú)立按鍵消抖動(dòng)

　進(jìn)入電子，無處不用到按鍵， FPGA中的按鍵消抖動(dòng)更是非同一般，并針對(duì)不同情況有相應(yīng)的對(duì)策。
關(guān)鍵字： FPGA MCU 按鍵消抖

權(quán)威調(diào)查（七）：軟件是促成更多客戶使用FPGA的原因

　　Xilinx亞太區(qū)銷售及市場副總裁楊飛在2014歲末如此總結(jié)：以前FPGA廠商的目標(biāo)是填補(bǔ)ASIC和ASSP空白，現(xiàn)在我們說取代ASIC、ASSP，而我們現(xiàn)在要做的就是，不僅是硬件，還有軟件方面，讓系統(tǒng)級(jí)的架構(gòu)工程師和軟件編程工程師也能夠直接使用FPGA。　　Xilinx亞太區(qū)銷售及市場副總裁楊飛　　因?yàn)镕PGA到今天為止，從來不乏風(fēng)險(xiǎn)投資公司的介入，但是三十多年以來，初創(chuàng)企業(yè)總是做不成、長不大，根本原因和最大挑戰(zhàn)不是說FPGA公司是硬件公司，因?yàn)槲覀兏臼且患腋丬浖墓?。FPGA就是把硬件變成軟件
關(guān)鍵字： Xilinx FPGA NI

在使用CNN算法的云數(shù)據(jù)中心，Altera FPGA實(shí)現(xiàn)的加速功能具有優(yōu)異的每瓦性能

　　Altera公司今天宣布，微軟采用Altera Arria® 10 FPGA (現(xiàn)場可編程門陣列)實(shí)現(xiàn)基于CNN (卷積神經(jīng)網(wǎng)絡(luò))算法的數(shù)據(jù)中心加速功能，其每瓦性能非常優(yōu)異。這些算法通常用于圖像分類、圖像識(shí)別，以及自然語言處理等。　　微軟研究人員在云技術(shù)上不斷取得進(jìn)展，采用Arria 10開發(fā)套件和Arria 10 FPGA工程樣片，展示了每瓦40 GFLOPS的性能——數(shù)據(jù)中心業(yè)界最好的性能水平。而且，與GPGPU相比，在CNN平臺(tái)上，這一FPGA的性能功耗比是C
關(guān)鍵字： Altera FPGA