fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

Altera宣布可立即提供下一代非易失MAX 10 FPGA和評(píng)估套件

　　Altera公司今天宣布開始提供非易失MAX® 10 FPGA，這是Altera第10代系列產(chǎn)品中的最新型號(hào)。使用TSMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA這一革命性的非易失FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件封裝中包含了雙配置閃存、模擬和嵌入式處理功能。MAX 10 FPGA現(xiàn)在已經(jīng)開始發(fā)售，由多種設(shè)計(jì)解決方案提供支持，這些方案加速了系統(tǒng)開發(fā)，包括Quartus® II軟件、評(píng)估套件、設(shè)計(jì)實(shí)例，以及通過(guò)Altera設(shè)計(jì)服務(wù)網(wǎng)絡(luò)(DSN)提供的設(shè)計(jì)服
關(guān)鍵字： Altera FPGA MAX 10

使用SoC FPGA進(jìn)行工業(yè)設(shè)計(jì)和電機(jī)控制

　　在工業(yè)系統(tǒng)中選擇器件需要考慮多個(gè)因素，其中包括：性能、工程變更的成本、上市時(shí)間、人員的技能、重用現(xiàn)有IP/程序庫(kù)的可能性、現(xiàn)場(chǎng)升級(jí)的成本，以及低功耗和低成本?！　」I(yè)市場(chǎng)的近期發(fā)展推動(dòng)了對(duì)具有高集成度、高性能、低功耗FPGA器件的需求。設(shè)計(jì)人員更喜歡網(wǎng)絡(luò)通信而不是點(diǎn)對(duì)點(diǎn)通信，這意味著可能需要額外的控制器用于通信，進(jìn)而間接增加了BOM成本、電路板尺寸和相關(guān)NRE(一次性工程費(fèi)用)成本?！　】傮w擁有成本用于分析和估計(jì)購(gòu)置的壽命周期成本，它是所有與設(shè)計(jì)相關(guān)的直接和間接成本的擴(kuò)展集，包括工程技術(shù)成本、安裝和維
關(guān)鍵字： FPGA 電機(jī)控制

為什么選擇軟硬結(jié)合設(shè)計(jì)技術(shù)

　　這是一個(gè)日新月異的時(shí)代。除了創(chuàng)造力和設(shè)計(jì)能力外，當(dāng)今的設(shè)計(jì)人員還面臨著諸多限制，他們需要面對(duì)越來(lái)越多、日益復(fù)雜的設(shè)計(jì)——一系列通過(guò)IO連接的外圍設(shè)備。而且，如今的設(shè)計(jì)越來(lái)越追求產(chǎn)品的小型化、低成本和高速度，這些需求尤其體現(xiàn)在移動(dòng)設(shè)備市場(chǎng)。近年來(lái)，大量高性能、多功能設(shè)備層出不窮，市場(chǎng)發(fā)展尤為迅猛，令精明的消費(fèi)者目不暇接。將這些產(chǎn)品推向電子設(shè)計(jì)市場(chǎng)需要緊密的設(shè)計(jì)流程，這通常會(huì)涉及到高密度的電子電路，同時(shí)還要考慮降低制造時(shí)間和成本。　　幫助設(shè)計(jì)師和設(shè)計(jì)團(tuán)隊(duì)迎接這些挑戰(zhàn)的一個(gè)解決方
關(guān)鍵字：軟硬結(jié)合 PCB CAD

基于FPGA的m序列信號(hào)發(fā)生器設(shè)計(jì)

　　m序列是一種偽隨機(jī)序列(PN碼)，廣泛用于數(shù)據(jù)白噪化、去白噪化、數(shù)據(jù)傳輸加密、解密等通信、控制領(lǐng)域?；贔PGA與Verilog硬件描述語(yǔ)言設(shè)計(jì)井實(shí)現(xiàn)了一種數(shù)據(jù)率按步進(jìn)可調(diào)、低數(shù)據(jù)誤碼率、反饋多項(xiàng)式為　　　　的m序列信號(hào)發(fā)生器。系統(tǒng)時(shí)鐘為20MHz，m序列信號(hào)發(fā)生器輸出的數(shù)據(jù)率為20～100 kbps，通過(guò)2個(gè)按鍵實(shí)現(xiàn)20 kbps步進(jìn)可調(diào)與系統(tǒng)復(fù)位，輸出誤碼率小于1%. 　　m序列是最長(zhǎng)線性反饋移位寄存器序列的簡(jiǎn)稱，它是由帶線性反饋的移位寄存器產(chǎn)生的周期最長(zhǎng)的一種偽隨機(jī)
關(guān)鍵字： FPGA m序列信號(hào)發(fā)生器

反熔絲FPGA在密碼芯片設(shè)計(jì)中的運(yùn)用

　　詳細(xì)介紹了反熔絲FPGA在提高密碼芯片速度和對(duì)密碼算法進(jìn)行保護(hù)方面的應(yīng)用，并給出了密碼算法芯片中部分模塊的實(shí)現(xiàn)方法。　　1引言　　隨著計(jì)算機(jī)和通信的發(fā)展，信息傳輸過(guò)程中信息安全的重要性越來(lái)越受到人們的重視。在信息傳輸過(guò)程中，人們普遍采用將待傳輸?shù)男畔⒓用苓M(jìn)行傳輸，然后在收端進(jìn)行解密還原信息。對(duì)信息的加解密通常采用兩種方法：軟件加解密和硬件加解密。軟件加解密實(shí)現(xiàn)簡(jiǎn)單，但須對(duì)密碼算法進(jìn)行多重保護(hù)存放且加解密速度較慢，而硬件加解密可加快加解密運(yùn)行速度。在當(dāng)今信息網(wǎng)絡(luò)化的環(huán)境下，對(duì)加密的速度要求將越來(lái)
關(guān)鍵字： FPGA 反熔絲 QUICKLOGIC

去耦電容器的應(yīng)用解決方案

　　去耦電容器的作用你知道嗎?在眾多電路設(shè)計(jì)的應(yīng)用中都會(huì)用到去耦電容器，但設(shè)計(jì)者也往往嫌麻煩而省略了去耦電容器的使用。不要小看去耦電容器的使用，它的作用也是不容置疑的。　　什么時(shí)候要用去耦電容器?它的作用到底是什么?下面我們將考證在不使用去耦器件時(shí)會(huì)出現(xiàn)什么問(wèn)題。　　　　圖1：采用去耦和不采用去耦的緩沖電路(測(cè)量結(jié)果) 　　圖1為帶去耦電容器和不帶去耦電容器(C1和C2)情況下用于驅(qū)動(dòng)R-C負(fù)載的緩沖電路。我們注意到，在不使用去耦電容器的情況下，電路的輸出信號(hào)包含高頻(3
關(guān)鍵字：去耦電容緩沖電路 PCB

cadence設(shè)計(jì)提高篇之團(tuán)隊(duì)合作

　　在高密度互聯(lián)技術(shù)中，PCB規(guī)模比較大，需要進(jìn)行團(tuán)隊(duì)合作，接下來(lái)，給大家介紹一種合作開發(fā)的方法。　　如圖1，為我們需要合作的PCB板。　　 ? 　　圖1 　　在圖1的中心部分，有一片比較大的FPGA芯片，如果想將該部分的布局、布線讓另外一個(gè)同事處理，自己集中精力把其他部分的搞定。那么該怎么辦呢?點(diǎn)擊place->Design Partition，然后點(diǎn)擊create partition，首先劃定一塊區(qū)域。劃定區(qū)域的方法有以下幾種：Add rectangle和Add sh
關(guān)鍵字： cadence PCB

cadence之器件原理封裝的提取

　　有好幾個(gè)同事問(wèn)我cadence之capture中關(guān)于保存元器件封裝的問(wèn)題。　　我們知道，封裝庫(kù)的管理是非常重要的事情，是我們所有工程設(shè)計(jì)的基礎(chǔ)，封裝庫(kù)有一丁點(diǎn)的錯(cuò)誤，可能辛苦幾個(gè)月的設(shè)計(jì)就白費(fèi)了，比如：電源管腳、地管腳定義錯(cuò)、地址線數(shù)據(jù)線接反、多定義管腳、少定義管腳等(原理圖封裝如此，PCB封裝也不例外)，所以針對(duì)比較復(fù)雜的元器件，比如FPGA、CPU，動(dòng)輒上千個(gè)管腳，如果自己一個(gè)管腳一個(gè)管腳畫的話，再加上核對(duì)的時(shí)間，可能需要一周時(shí)間，并且還容易出錯(cuò)。這時(shí)候拿來(lái)主義就用到了，別人成熟的封裝，調(diào)試沒
關(guān)鍵字： cadence capture PCB

FLASH和反熔絲類型的FPGA你了解多少

　　由于航天應(yīng)用對(duì)可靠性提出了更高的要求，這是與一般的FPGA開發(fā)最大的不同。當(dāng)高能粒子撞擊可編程邏輯器件時(shí)，撞擊的能量會(huì)改變器件中的可配置的SRAM單元的配置數(shù)據(jù)，使系統(tǒng)運(yùn)行到無(wú)法預(yù)知的狀態(tài)，從而引起整個(gè)系統(tǒng)失效。這在航天設(shè)備中是必須要避免的。以FLASH和反熔絲技術(shù)為基礎(chǔ)的FPGA與以SRAM為基礎(chǔ)的FPGA相比，在抗單粒子事件方面具有很大的優(yōu)勢(shì)，可靠性高。　　ACTEL公司是可編程邏輯解決方案供應(yīng)商。它提供了多種服務(wù)，包括基于反熔絲和閃存技術(shù)的FPGA、高性能IP核、軟件開發(fā)工具和設(shè)計(jì)服務(wù)，定位
關(guān)鍵字： FPGA FLASH 反熔絲

5000億打通芯片產(chǎn)業(yè)任督二脈 IC China 2014即將在滬召開

　　2014年10月28日-30日，由中華人民共和國(guó)工業(yè)和信息化部、中華人民共和國(guó)科學(xué)技術(shù)部、上海市人民政府指導(dǎo)，由中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)、中國(guó)電子器材總公司、上海市經(jīng)濟(jì)和信息化委員會(huì)共同主辦的第十二屆中國(guó)國(guó)際半導(dǎo)體博覽會(huì)暨高峰論壇，將于上海新國(guó)際博覽中心N1館盛大開幕。本屆IC China 2014以“應(yīng)用驅(qū)動(dòng)，快速發(fā)展”為主題，通過(guò)12500平方米、200余家展商、500余個(gè)展位的高規(guī)格迎接海內(nèi)外半導(dǎo)體產(chǎn)業(yè)專業(yè)觀眾及買家。　　9月25日IC China 2014在上海召開展前新
關(guān)鍵字：半導(dǎo)體集成電路 PCB

Maxim Integrated推出面向Arduino平臺(tái)的Pmod?適配器，有效加速開發(fā)進(jìn)程

　　Maxim Integrated Products推出Pmod - Arduino適配器(MAXREFDES72#)，加速各種量產(chǎn)傳感器的原型開發(fā)。MAXREFDES72#可將任何連有Pmod的電路板方便地接入Arduino兼容微控制器平臺(tái)。該款適配器采用Maxim業(yè)內(nèi)領(lǐng)先的器件，能夠快速實(shí)現(xiàn)物聯(lián)網(wǎng)設(shè)計(jì)，并與更多的數(shù)字處理器和應(yīng)用方便對(duì)接。　　長(zhǎng)期以來(lái)，Pmod模塊始終是將專業(yè)級(jí)外設(shè)整合到工程原型開發(fā)(尤其是FPGA平臺(tái))的保障。MAXREFDES72#實(shí)現(xiàn)了Pmod與Arduino兼容平臺(tái)之間的
關(guān)鍵字： Maxim Integrated Arduino FPGA

Altera 2014年度技術(shù)巡展展示第10代最新產(chǎn)品和突破性技術(shù)

　　Altera®公司今天宣布，從2014年9月到11月，將在亞太地區(qū)中國(guó)、臺(tái)灣、韓國(guó)、新加坡、馬來(lái)西亞和印度的14個(gè)城市舉辦Altera 2014年度技術(shù)巡展——免費(fèi)的系列技術(shù)研討會(huì)。研討會(huì)將展示Altera最新的FPGA、SoC以及突破性技術(shù)。關(guān)于此次系列研討的詳細(xì)信息，或者需要注冊(cè)參加此次活動(dòng)，請(qǐng)?jiān)L問(wèn)http://www.altera.com.cn/techroadshow2014。　　本年度技術(shù)巡展關(guān)注的主題是“Silicon Convergence
關(guān)鍵字： Altera FPGA SoC

GND不是GND時(shí) 單端電路會(huì)變成差分電路

　　在繪制原理圖時(shí)，人們對(duì)系統(tǒng)接地回路(或GND)符號(hào)總是有些想當(dāng)然。GND符號(hào)遍及原理圖的各個(gè)角落，而且原理圖假定不同的GND在印刷電路板(PCB)上都將處在相同的電勢(shì)下。事實(shí)上，經(jīng)過(guò)GND阻抗的電流會(huì)在PCB上的GND連接之間創(chuàng)建電壓差。單端dc電路對(duì)這些GND壓差尤其敏感，因?yàn)轭A(yù)期的單端電路可轉(zhuǎn)變?yōu)椴罘蛛娐罚瑢?dǎo)致輸出誤差。　　我們以以下所示標(biāo)準(zhǔn)非反相放大器電路為例加以說(shuō)明。在輸入電源VIN和輸入電阻器RI的GND電勢(shì)相等時(shí)，適用于我們熟悉的電路增益1+RF/RI。因此，100mV輸入信號(hào)乘以10
關(guān)鍵字： GND 差分電路 PCB

英蓓特科技推出功能完善的SoC FPGA開發(fā)套件Lark Board

　　英蓓特科技日前宣布推出基于Altera Cyclone® V SoC的高性能開發(fā)板Lark Board。Lark Board專為大容量數(shù)據(jù)應(yīng)用的開發(fā)而設(shè)計(jì)，適用于汽車、醫(yī)療設(shè)備、視頻監(jiān)控和工業(yè)控制等領(lǐng)域。　　Altera大中華銷售總監(jiān)Jeff Li表示：“Lark Board的問(wèn)世使開發(fā)人員能夠更加高效地利用Cyclone V SoC在架構(gòu)、密度和性能上的優(yōu)勢(shì)，這為他們進(jìn)行嵌入式系統(tǒng)設(shè)計(jì)開發(fā)提供了一個(gè)功能完整且強(qiáng)大的開發(fā)平臺(tái)。” 　　Lark Board采用5CS
關(guān)鍵字： Altera SoC FPGA

TT Electronics為插件電阻實(shí)現(xiàn)表面貼裝提供新的引腳成型方案

　　TT Electronics推出一項(xiàng)將軸向插件電阻轉(zhuǎn)換為表面貼裝形式的新服務(wù)。高效的ZI成型選項(xiàng)使得在貼片或MELF (表面貼裝無(wú)引腳) 形式中無(wú)法實(shí)現(xiàn)的插件電阻特性可以為表面貼裝電路設(shè)計(jì)者所用。　　新的ZI成型服務(wù)能夠使客戶提高其生產(chǎn)流程的效率，并減少人為出錯(cuò)機(jī)會(huì)。例如，需要散熱到空氣中的額定功率高達(dá)5W的功率電阻現(xiàn)在可進(jìn)行表面貼裝了——這對(duì)要散熱到PCB板并需要另外的生產(chǎn)流程進(jìn)行貼裝的多個(gè)貼片電阻陣列來(lái)說(shuō)是一個(gè)理想的替代。　　此外，插件的精密金屬膜器件使用ZI成型服
關(guān)鍵字： TT Electronics PCB 貼片電阻