<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

          用FPGA實(shí)現(xiàn)靈活的汽車電子設(shè)計(jì)

          • 引言   微控制器在汽車和消費(fèi)類市場(chǎng)上得到了廣泛應(yīng)用,能夠以相對(duì)較低的成本實(shí)現(xiàn)系統(tǒng)高度集成。然而,這類產(chǎn)品也有潛在的成本問題。例如,如果元件功能不符合要求,就必須采用外部邏輯、軟件或者其他集成器件
          • 關(guān)鍵字: FPGA  汽車  電子設(shè)計(jì)    

          基于單片機(jī)和FPGA的頻率特,tt測(cè)試儀

          • 介紹基于89S51單片機(jī)和FPGA的頻率特性測(cè)試儀的設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)利用DDS原理由FPGA經(jīng)D/A轉(zhuǎn)換產(chǎn)生掃頻信號(hào),再經(jīng)待測(cè)網(wǎng)絡(luò)實(shí)現(xiàn)峰值檢測(cè)和相位檢測(cè),從而完成了待測(cè)網(wǎng)絡(luò)幅頻和相頻特性曲線的測(cè)量和顯示。經(jīng)過調(diào)試,示波器顯示待測(cè)網(wǎng)絡(luò)頻率范圍100 Hz~100 kHz的幅頻和相頻特性曲線,該系統(tǒng)工作穩(wěn)定,操作方便。
          • 關(guān)鍵字: tt  測(cè)試儀  頻率  FPGA  單片機(jī)  基于  轉(zhuǎn)換器  

          一種寬帶復(fù)接器的設(shè)計(jì)與實(shí)現(xiàn)

          幾家公司聯(lián)合在亞洲啟動(dòng)協(xié)處理研討會(huì)

          •         安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計(jì)研討會(huì)(Co-Processing SpeedWay Design Workshop™)。研討會(huì)將以最新推出的Spartan-3A DSP FPGA / DaVinci開發(fā)平臺(tái)為基礎(chǔ),講解如何“用基于模型化的設(shè)計(jì)方法,進(jìn)行FP
          • 關(guān)鍵字: 安富利  德州儀器  FPGA  DSP  

          基于FPGA 的簡(jiǎn)化UART 電路設(shè)計(jì)

          • 摘要: 本文闡述了通用異步發(fā)生器UART 的功能特點(diǎn),介紹了用硬件描述語言Verilog 來開發(fā)各個(gè)模塊,并給出仿真結(jié)果。本設(shè)計(jì)使用Altera 的FPGA 芯片,將UART 的核心功能嵌入到FPGA 內(nèi)部,能夠?qū)崿F(xiàn)異步通信的功能,可以
          • 關(guān)鍵字: FPGA  UART  電路設(shè)計(jì)    

          基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及 模擬信號(hào)處理的設(shè)計(jì)

          • 為保證線陣CCD在圖像測(cè)量中正常、穩(wěn)定工作,必須設(shè)計(jì)出適合其工作的時(shí)序驅(qū)動(dòng)電路。在分析TCDl501D線陣CCD驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上,通過分析CCD輸出的圖像信號(hào),給出了內(nèi)、外相關(guān)雙采樣的時(shí)序控制。最后,利用quanus7.2軟件平臺(tái)結(jié)合VHDL語言進(jìn)行開發(fā),對(duì)所需驅(qū)動(dòng)脈沖進(jìn)行仿真設(shè)計(jì)。仿真結(jié)果表明,該驅(qū)動(dòng)電路簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng),適用于設(shè)備小型化的要求。
          • 關(guān)鍵字: FPGA  CCD  線陣  驅(qū)動(dòng)    

          基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          • 簡(jiǎn)單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理,提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法,并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
          • 關(guān)鍵字: FPGA  全數(shù)字  鎖相環(huán)    

          基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

          • RS碼是線性分組碼中一種典型的糾錯(cuò)碼,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤,在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog―HDL語言的RS(15,9)編碼器的設(shè)計(jì)方法,并在QuartusII 5.O軟件環(huán)境下進(jìn)行了功能仿真,仿真結(jié)果與理論分析相一致,該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長(zhǎng)度的RS編碼有重要參考價(jià)值。
          • 關(guān)鍵字: FPGA  RS編碼器    

          林德攜手中國一流大學(xué)開發(fā)電子封裝環(huán)保技術(shù)方案

          •   上海, 中國, 2009年3月5日——世界領(lǐng)先的氣體和工程公司林德集團(tuán)宣布已聯(lián)合中國一流理工學(xué)府—香港理工大學(xué)—開發(fā)全新環(huán)保的電子封裝解決方案,以實(shí)現(xiàn)質(zhì)量、產(chǎn)能提高和成本降低的目的。   林德集團(tuán)共資助十多萬美元用以支持該大學(xué)的研究中心 —— “線路板科技開發(fā)中心”(PCBTC),雙方的研發(fā)合作項(xiàng)目主要是開發(fā)線路板(PCB)制造方面新的氣體應(yīng)用技術(shù)。   該合作項(xiàng)目旨在發(fā)展電路板制造中的環(huán)保技術(shù)
          • 關(guān)鍵字: 林德  PCB  

          基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 1、引言 視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分,正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用,如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  系統(tǒng)  采集  FPGA  圖像  基于  

          用內(nèi)部邏輯分析儀調(diào)試FPGA

          • 推動(dòng)FPGA調(diào)試技術(shù)改變的原因  進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí),如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳,然
          • 關(guān)鍵字: FPGA  邏輯分析儀  調(diào)試    

          電子產(chǎn)品的可制造性分析技術(shù)研討會(huì)將于近期召開

          •         當(dāng)今席卷全球的金融危機(jī)給電子制造企業(yè)帶來了更大的挑戰(zhàn)。提升產(chǎn)品的成品率,減少PCB設(shè)計(jì)的改版次數(shù),降低產(chǎn)品制造成本,是電子企業(yè)提高競(jìng)爭(zhēng)力的有效途徑。為了幫助企業(yè)了解和掌握DFM技術(shù),全球DFM技術(shù)領(lǐng)導(dǎo)者Valor公司聯(lián)合Cybernet公司計(jì)劃分別在上海和深圳舉辦關(guān)于《電子產(chǎn)品的可制造性分析》免費(fèi)技術(shù)研討會(huì),內(nèi)容包括DFM的基本原理介紹、如何整合并提高企業(yè)的研發(fā)和生產(chǎn)規(guī)范、如何有效地減少PCB的改版次數(shù)、以及優(yōu)化并監(jiān)控整
          • 關(guān)鍵字: 金融危機(jī)  PCB  

          擴(kuò)散爐溫度自動(dòng)控制系統(tǒng)中的FPGA設(shè)計(jì)

          • 擴(kuò)散爐溫度自動(dòng)監(jiān)控系統(tǒng)是對(duì)雙管擴(kuò)散爐溫控部分進(jìn)行改造,以提高爐溫精度,從而提高生產(chǎn)線的成品率,降低系統(tǒng)能耗。通過對(duì)Actel公司的Fusion系列器件FPGA編程實(shí)現(xiàn)系統(tǒng)的硬件控制。用C語言對(duì)Actel FPGA內(nèi)置的8051軟核編程實(shí)現(xiàn)系統(tǒng)的軟件控制。整個(gè)監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無線傳輸?shù)裙δ堋y(cè)試表明,采用Fusion FPGA設(shè)計(jì).可以同時(shí)完成多路溫度控制,整個(gè)系統(tǒng)的控制精度也有進(jìn)一步的提高。
          • 關(guān)鍵字: FPGA  設(shè)計(jì)  控制系統(tǒng)  自動(dòng)  溫度  擴(kuò)散  轉(zhuǎn)換器  

          基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

          FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)的研究

          • 1可重構(gòu)測(cè)控系統(tǒng)的提出測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家...
          • 關(guān)鍵字: FPGA  測(cè)控系統(tǒng)  應(yīng)用設(shè)計(jì)  
          共8368條 479/558 |‹ « 477 478 479 480 481 482 483 484 485 486 » ›|

          fsp:fpga-pcb介紹

          您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();