<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

          PCB布線設(shè)計(jì)(之五)

          • 要解決信號(hào)完整性問(wèn)題,最好有多個(gè)工具分析系統(tǒng)性能。如果在信號(hào)路徑中有一個(gè)A/D轉(zhuǎn)換器,那么當(dāng)評(píng)估電路性能時(shí),很容易發(fā)現(xiàn)三個(gè)基本問(wèn)題:所有這三種方法都評(píng)估轉(zhuǎn)換過(guò)程,以及轉(zhuǎn)換過(guò)程與布線及電路其它部分的交互作用。三個(gè)關(guān)注的方面涉及到頻域分析、時(shí)域分析和直流分析技術(shù)的使用。本文將探討如何使用這些工具來(lái)確定與電路布線有關(guān)問(wèn)題的根源。我們將研究如何決定找什么;到哪里找;如何通過(guò)測(cè)試檢驗(yàn)問(wèn)題;以及如何解決發(fā)現(xiàn)的問(wèn)題等。 圖1 SCX015壓力傳感器輸出端的電壓由儀表放大器(A1和A2)放大。在儀表放大器之后,添
          • 關(guān)鍵字: pcb  PCB  電路板  

          PCB布線設(shè)計(jì)(之四)

          • AD轉(zhuǎn)換器的精度和分辨率增加時(shí)使用的布線技巧最初,模數(shù)(A/D)轉(zhuǎn)換器起源于模擬范例,其中物理硅的大部分是模擬。隨著新的設(shè)計(jì)拓?fù)鋵W(xué)發(fā)展,此范例演變?yōu)?,在低速A/D轉(zhuǎn)換器中數(shù)字占主要部分。盡管A/D轉(zhuǎn)換器片內(nèi)由模擬占主導(dǎo)轉(zhuǎn)變?yōu)橛蓴?shù)字占主導(dǎo),PCB的布線準(zhǔn)則卻沒(méi)有改變。當(dāng)布線設(shè)計(jì)人員設(shè)計(jì)混合信號(hào)電路時(shí),為實(shí)現(xiàn)有效布線,仍需要關(guān)鍵的布線知識(shí)。本文將以逐次逼近型A/D轉(zhuǎn)換器和∑-△型A/D轉(zhuǎn)換器為例,探討A/D轉(zhuǎn)換器所需的PCB布線策略。 圖1. 12位CMOS逐次逼近型A/D轉(zhuǎn)換器的方框圖。此轉(zhuǎn)換器使用了由電容
          • 關(guān)鍵字: pcb  PCB  電路板  

          PCB布線設(shè)計(jì)(之三)

          • 寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括:寄生電阻、寄生電容和寄生電感。例如:PCB的寄生電阻由元件之間的走線形成;電路板上的走線、焊盤和平行走線會(huì)產(chǎn)生寄生電容;寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過(guò)孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB時(shí),所有這些寄生元件都可能對(duì)電路的有效性產(chǎn)生干擾。本文將對(duì)最棘手的電路板寄生元件類型 — 寄生電容進(jìn)行量化,并提供一個(gè)可清楚看到寄生電容對(duì)電路性能影響的示例。 圖1 在PCB上布兩條靠近的走線,很容易產(chǎn)生寄生電容。由于這種寄生電容的存在,在一條走線上的快
          • 關(guān)鍵字: pcb  PCB  電路板  

          PCB布線設(shè)計(jì)(之二)

          • 工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加,這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來(lái)了電子產(chǎn)品的重大發(fā)展,但仍然存在,而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處,但要獲得更好的結(jié)果時(shí),由于其布線策略不同,簡(jiǎn)單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面,討論模擬和數(shù)字布線的基本相似之處及差別。 模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時(shí),模擬器件
          • 關(guān)鍵字: pcb  PCB  電路板  

          PCB布線設(shè)計(jì)(之一)

          • 雙面板布線技巧在當(dāng)今激烈競(jìng)爭(zhēng)的電池供電市場(chǎng)中,由于成本指標(biāo)限制,設(shè)計(jì)人員常常使用雙面板。盡管多層板(4層、6層及8層)方案在尺寸、噪聲和性能方面具有明顯優(yōu)勢(shì),成本壓力卻促使工程師們重新考慮其布線策略,采用雙面板。在本文中,我們將討論自動(dòng)布線功能的正確使用和錯(cuò)誤使用,有無(wú)地平面時(shí)電流回路的設(shè)計(jì)策略,以及對(duì)雙面板元件布局的建議。 自動(dòng)布線的優(yōu)缺點(diǎn)以及模擬電路布線的注意事項(xiàng)設(shè)計(jì)PCB時(shí),往往很想使用自動(dòng)布線。通常,純數(shù)字的電路板(尤其信號(hào)電平比較低,電路密度比較小時(shí))采用自動(dòng)布線是沒(méi)有問(wèn)題的。但是,在設(shè)計(jì)模擬、
          • 關(guān)鍵字: pcb  PCB  電路板  

          PCB需求轉(zhuǎn)慢跑 軟板價(jià)格有壓力

          •     印刷電路板PCB市場(chǎng)自一季度下旬需求轉(zhuǎn)向慢跑之后,一度呈現(xiàn)供不應(yīng)求的PCB市場(chǎng)在3、4月份出貨量開(kāi)始出現(xiàn)下滑。來(lái)自深圳現(xiàn)貨市場(chǎng)的行情顯示,F(xiàn)PC(軟板)市場(chǎng)因近期價(jià)格壓力增大,一季度至今市場(chǎng)出貨表現(xiàn)都不盡如人意,業(yè)者因此猜測(cè),二季度軟板營(yíng)收將可能出現(xiàn)短暫回落。   PCB需求轉(zhuǎn)向慢跑后,經(jīng)銷商猜測(cè),主要原因應(yīng)是景氣高峰后的暫時(shí)性回落,并非PCB產(chǎn)業(yè)萎靡的出貨表現(xiàn),今年下半年P(guān)CB需求旺季仍會(huì)按時(shí)來(lái)臨。業(yè)者分析,今年第一季度軟板需求不如預(yù)期,一部分原因也是因?yàn)樾屡d廠商陸
          • 關(guān)鍵字: PCB  PCB  電路板  

          基于AD9430的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 摘   要:本文介紹了高速ADC AD9430的功能,詳細(xì)說(shuō)明了使用高速FPGA來(lái)控制AD9430構(gòu)成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法,并給出了具體實(shí)現(xiàn)的系統(tǒng)框圖和測(cè)試結(jié)果。關(guān)鍵詞:數(shù)據(jù)采集;FPGA;AD9430引言結(jié)合實(shí)際任務(wù)的要求,本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng),主要用于采集雷達(dá)回波。在這個(gè)系統(tǒng)中,選用高速邏輯器件控制A/D轉(zhuǎn)換和FIFO存儲(chǔ),同時(shí)通過(guò)FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
          • 關(guān)鍵字: AD9430  FPGA  數(shù)據(jù)采集  

          基于FPGA的非對(duì)稱同步FIFO設(shè)計(jì)

          • 摘    要:本文在分析了非對(duì)稱同步FIFO的結(jié)構(gòu)特點(diǎn)及其設(shè)計(jì)難點(diǎn)的基礎(chǔ)上,采用VHDL描述語(yǔ)言,并結(jié)合FPGA,實(shí)現(xiàn)了一種非對(duì)稱同步FIFO的設(shè)計(jì)。關(guān)鍵詞:非對(duì)稱同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件,可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用,例如在某數(shù)據(jù)采集和處理系統(tǒng)中,需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數(shù)據(jù)總線的MCU,但是由于目前同步FIFO器件的輸入與輸
          • 關(guān)鍵字: BlockRAM  DLL  FPGA  VHDL  非對(duì)稱同步FIFO  存儲(chǔ)器  

          基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘    要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案,并詳細(xì)介紹了該方案基于FPGA的實(shí)現(xiàn)方法。通過(guò)對(duì)所設(shè)計(jì)的鎖相環(huán)進(jìn)行計(jì)算機(jī)仿真和硬件測(cè)試,表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞:數(shù)字鎖相環(huán)(DPLL);捕獲時(shí)間;FPGA;VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數(shù),指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時(shí)間。在一些系統(tǒng)中,如跳頻通信系統(tǒng),由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達(dá)上萬(wàn)次),要求鎖相環(huán)能夠?qū)π盘?hào)相位快速捕獲。因此
          • 關(guān)鍵字: FPGA  VHDL  捕獲時(shí)間  數(shù)字鎖相環(huán)(DPLL)  

          集系統(tǒng)級(jí)FPGA芯片XCV50E的結(jié)構(gòu)與開(kāi)發(fā)

          • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片,可用來(lái)進(jìn)行數(shù)十萬(wàn)邏輯門級(jí)的系統(tǒng)設(shè)計(jì)和百兆赫茲級(jí)的高速電路設(shè)計(jì)。
          • 關(guān)鍵字: FPGA  50E  XCV  50    

          基于FPGA的光柵尺信號(hào)智能接口模塊

          • 介紹了一種基于ALTERA公司大規(guī)??删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計(jì)數(shù)電路、接口處理電路的設(shè)計(jì)原理,風(fēng)時(shí)給出了詳細(xì)的電路和仿真波形。
          • 關(guān)鍵字: FPGA  光柵  信號(hào)  模塊    

          基于FPGA的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

          • 摘    要:本文介紹了一種同步測(cè)周期計(jì)數(shù)器的設(shè)計(jì),并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼,并對(duì)頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真驗(yàn)證,給出了測(cè)試結(jié)果。關(guān)鍵詞:頻率計(jì);VHDL;FPGA;周期測(cè)量 在現(xiàn)代數(shù)字電路設(shè)計(jì)中,采用FPGA結(jié)合硬件描述語(yǔ)言VHDL可以設(shè)計(jì)出各種復(fù)雜的時(shí)序和邏輯電路,具有設(shè)計(jì)靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA,采用同步測(cè)周期的方法來(lái)實(shí)現(xiàn)寬頻段高精度數(shù)字頻率計(jì)的設(shè)計(jì)。 圖1 同步測(cè)周期計(jì)數(shù)器
          • 關(guān)鍵字: FPGA  VHDL  頻率計(jì)  周期測(cè)量  

          軟體當(dāng)家的硬體設(shè)計(jì)走向

          • 在過(guò)去,想獲得更隹的嵌入式產(chǎn)品功能,設(shè)計(jì)者想到的不二法門往往是采用更新一代的晶片制程技術(shù),要不然,這樣的硬體設(shè)計(jì)取向至少能提供更小的尺寸,或更低的成本,而維持一定的功能水準(zhǔn)
          • 關(guān)鍵字: 嵌入式  FPGA  DSP  

          Cyclone II FPGA滿足低成本大批量應(yīng)用需求

          • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,邏輯容量大了三倍多,可滿足低成本大批量應(yīng)用需求。 市場(chǎng)驅(qū)動(dòng)力   隨著低復(fù)雜度FPGA器件成本的不斷下降,具有靈活性和及時(shí)面市優(yōu)勢(shì)的FPGA與 ASIC相比更有競(jìng)爭(zhēng)性,在數(shù)字消費(fèi)市場(chǎng)上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬(wàn)片,在全球擁有3,000多位客戶,對(duì)大批量低成本數(shù)字消費(fèi)市場(chǎng)有著巨大的影響,該市場(chǎng)消納了三分之一的器件
          • 關(guān)鍵字: FPGA  嵌入式  

          安捷倫科技繼續(xù)在印刷電路板測(cè)試和檢測(cè)行業(yè)中保持市場(chǎng)領(lǐng)先地位

          • 全球領(lǐng)先的跨國(guó)高科技企業(yè)安捷倫科技(NYSE: A)日前宣布,根據(jù)Prime Research Group最近完成的2003年市場(chǎng)份額研究數(shù)據(jù),安捷倫繼續(xù)在印刷電路板(PCB)測(cè)試和檢測(cè)行業(yè)中保持領(lǐng)導(dǎo)地位。安捷倫在總額為2.94億美元的全球在線測(cè)試(ICT)市場(chǎng)中,市場(chǎng)份額超過(guò)34%;在全球自動(dòng)X光檢測(cè)(AIX)市場(chǎng)中的份額為66%;在總額為2.44億美元(不包括日本)的全球影像檢測(cè)市場(chǎng)中,市場(chǎng)份額超過(guò)19%。自2000年以來(lái),安捷倫一直是在線測(cè)試和影像市場(chǎng)的領(lǐng)導(dǎo)者?!霸?001年和2002年全球ICT市
          • 關(guān)鍵字: 安捷倫  PCB  電路板  
          共8310條 549/554 |‹ « 545 546 547 548 549 550 551 552 553 554 »

          fsp:fpga-pcb介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();