fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

AI技術(shù)助力視頻監(jiān)控領(lǐng)域智能化發(fā)展

　　如果大家參加過2017年10月底在深圳舉辦的安博會，肯定會被如潮的人海以及玲瑯滿目的人工智能案例所震驚。毫無疑問，視頻監(jiān)控行業(yè)將迎來真正的大爆發(fā)，同時人工智能也必然會在視頻監(jiān)控行業(yè)大規(guī)模應(yīng)用。　　近兩年，得益于深度學(xué)習(xí)算法的進(jìn)步，人工智能得以飛速發(fā)展和應(yīng)用。業(yè)界有個這樣的簡單比喻：如果把打造人工智能系統(tǒng)比作造火箭，則算法是引擎，數(shù)據(jù)是燃料，加速靠的是芯片。可見，海量的數(shù)據(jù)、先進(jìn)的算法、高效的芯片是AI領(lǐng)域三大要素。在這次人工智能大浪潮中，幾乎每個芯片商都希望搭上順風(fēng)車火一把。下圖為研究機(jī)構(gòu)對未來AI芯
關(guān)鍵字： AI FPGA

大咖詳談FPGA，簡介、工作原理等

　　FPGA工作原理與簡介　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
關(guān)鍵字： FPGA Xilinx

說說那些你不知道的電路設(shè)計及PCB布線時的可靠性原則

　　目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計正確，印制電路板設(shè)計不當(dāng)，也會對電子設(shè)備的可靠性產(chǎn)生不利影響?！　∫虼耍谠O(shè)計印制電路板的時候，應(yīng)注意采用正確的方法?！　∫?、接地　　地線設(shè)計在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等?！　≡诘鼐€設(shè)計中應(yīng)注意以下幾點(diǎn)　　正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中，信號的工作頻率小于1M
關(guān)鍵字： PCB 電路設(shè)計

PCB設(shè)計中，布局布線有哪些基本原則

　　一、元件布局基本規(guī)則　　1. 按電路模塊進(jìn)行布局，實(shí)現(xiàn)同一功能的相關(guān)電路稱為一個模塊，電路模塊中的元件應(yīng)采用就近集中原則，同時數(shù)字電路和模擬電路分開;　　2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔周圍3.5mm(對于M2.5)、4mm(對于M3)內(nèi)不得貼裝元器件;　　3. 臥裝電阻、電感(插件)、電解電容等元件的下方避免布過孔，以免波峰焊后過孔與元件殼體短路;　　4. 元器件的外側(cè)距板邊的距離為5mm;　　5. 貼裝
關(guān)鍵字： PCB 布線

據(jù)說電子工程師就易犯這20個錯，你有過嗎？

　　電子工程師指從事各類電子設(shè)備和信息系統(tǒng)研究、教學(xué)、產(chǎn)品設(shè)計、科技開發(fā)、生產(chǎn)和管理等工作的高級工程技術(shù)人才。一般分為硬件工程師和軟件工程師?！　∮布こ處煟褐饕?fù)責(zé)電路分析、設(shè)計;并以電腦軟件為工具進(jìn)行PCB設(shè)計，待工廠PCB制作完畢并且焊接好電子元件之后進(jìn)行測試、調(diào)試;　　軟件工程師：主要負(fù)責(zé)單片機(jī)、DSP、ARM、FPGA等嵌入式程序的編寫及調(diào)試。FPGA程序有時屬硬件工程師工作范疇?！　″e誤一：　　這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個整數(shù)5K吧　　點(diǎn)評：市場上不存在5K的阻值，最接近的
關(guān)鍵字： PCB FPGA

為什么說在嵌入式系統(tǒng)設(shè)計采用FPGA是理想的選擇？

　　隨著消費(fèi)電子、物聯(lián)網(wǎng)等領(lǐng)域的不斷發(fā)展，用戶需求也越來越復(fù)雜和多樣，因此我們在嵌入式系統(tǒng)設(shè)計中必須選擇合適的處理器(SoC)系統(tǒng)，當(dāng)然我們也需要考慮成本、功耗、性能、I/O資源等方面，但是隨著實(shí)踐案例的增多FPGA越來越成為嵌入式系統(tǒng)設(shè)計的主流選擇?！　ilinx作為可編程邏輯器件(FPGA)的行業(yè)領(lǐng)導(dǎo)者提供了豐富的器件和簡捷的開發(fā)工具，下面從以下幾方面向大家介紹：　　FPGA/SoC：最早我們都采用的是純FPGA設(shè)計，利用FPGA的資源實(shí)現(xiàn)軟核處理器比如Microblaze、Picoblaze等，現(xiàn)
關(guān)鍵字： FPGA 嵌入式

高頻交易堅強(qiáng)的后盾：基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

　　高頻交易，這個名詞可能對你并不陌生，它是指那些人們無法利用的，極為短暫的市場變化中尋求獲利的自動化程序交易，高頻交易瞬息萬變，而決勝的關(guān)鍵就在于快。今天小編就給大家介紹一款A(yù)ldec最新的專門用于高頻交易的PCIe卡，由小編前面的介紹，大家一定也只知道這款卡的主打性能就是速度快，沒錯，這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
關(guān)鍵字： Virtex FPGA

可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連

　　隨著實(shí)施基于云的服務(wù)和機(jī)器到機(jī)器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級增長，數(shù)據(jù)中心面臨重重挑戰(zhàn)?！　∵@種增長毫無減緩態(tài)勢，有業(yè)界專家預(yù)測內(nèi)部數(shù)據(jù)中心機(jī)器對機(jī)器流量將會超出所有其他類型流量多個數(shù)量級。這種顯著增長給數(shù)據(jù)中心帶來三個主要挑戰(zhàn)：　　·?數(shù)據(jù)速度?–?接收與處理數(shù)據(jù)所需的時間增強(qiáng)了數(shù)據(jù)的接收和處理能力，實(shí)現(xiàn)高速傳輸。這使數(shù)據(jù)中心可支持近乎實(shí)時的性能?！　　?數(shù)據(jù)種類?–?從圖像與視頻這樣的結(jié)構(gòu)化數(shù)據(jù)到傳感器與日志數(shù)據(jù)這樣的非結(jié)構(gòu)化數(shù)據(jù)，可將不同格
關(guān)鍵字： DCI FPGA

美高森美宣布其整個產(chǎn)品組合不受Spectre和Meltdown漏洞影響

　　致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC)宣布旗下包括現(xiàn)場可編程邏輯器件(FPGA)在內(nèi)的產(chǎn)品均不受最近發(fā)現(xiàn)的x86、ARM?及其它處理器相關(guān)的安全漏洞所影響。早前安全研究人員透露全球范圍內(nèi)涉及數(shù)十億臺設(shè)備的芯片存在稱為Spectre 和 Meltdown 的主要計算機(jī)芯片漏洞?！　∶栏呱朗紫夹g(shù)官兼高級開發(fā)副總裁Jim Aral
關(guān)鍵字：美高森美 FPGA

“和諧”升級“復(fù)興”萬億級市場，且看他們?nèi)绾梧⒌妙^湯

　　2017年6月26日，中國新一代高鐵“復(fù)興號”實(shí)現(xiàn)了上海與北京之間雙向首發(fā)，最高上檔時速400公里，標(biāo)準(zhǔn)時速達(dá)到350公里，跑完京滬全程僅需3小時!中國高鐵開始由“和諧”時代進(jìn)化到“復(fù)興”時代。　　　　疾馳的列車不止是速度與激情的體驗(yàn)，更是中國鐵路技術(shù)的一大躍進(jìn)，以及巨大的軌道交通市場升級：據(jù)預(yù)計到2030年，全球鐵路規(guī)劃新建里程將達(dá)10萬公里(不含中國)，其中高鐵4萬公里以上，直接投資1.1萬億美元;機(jī)械和電氣的統(tǒng)一互聯(lián)互通、規(guī)范化操作、以及包括牽引、高壓、轉(zhuǎn)
關(guān)鍵字：電子展 PCB

控制DDR線長匹配來保證時序，在PCB設(shè)計時應(yīng)該這么做！

　　DDR布線在PCB設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的時序裕量。要保證系統(tǒng)的時序，線長匹配又是一個重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長。數(shù)據(jù)信號與DQS做等長。為啥要做等長?大家會說是要讓同組信號同時到達(dá)接收端，好讓接收芯片能夠同時處理這些信號。那么，時鐘信號和地址同時到達(dá)接收端，波形的對應(yīng)關(guān)系是什么樣的呢?我們通過仿真來看一下具體波形。　　建立如下通道，分別模擬DDR3的地址信號與時鐘信號。　　
關(guān)鍵字： PCB DDR

在PCB設(shè)計中高效地使用BGA信號布線技術(shù)

　　球柵陣列(BGA)封裝是目前FPGA和微處理器等各種高度先進(jìn)和復(fù)雜的半導(dǎo)體器件采用的標(biāo)準(zhǔn)封裝類型。用于嵌入式設(shè)計的BGA封裝技術(shù)在跟隨芯片制造商的技術(shù)發(fā)展而不斷進(jìn)步，這類封裝一般分成標(biāo)準(zhǔn)和微型BGA兩種。這兩種類型封裝都要應(yīng)對數(shù)量越來越多的I/O挑戰(zhàn)，這意味著信號迂回布線(Escape routing)越來越困難，即使對于經(jīng)驗(yàn)豐富的PCB和嵌入式設(shè)計師來說也極具挑戰(zhàn)性。　　嵌入式設(shè)計師的首要任務(wù)是開發(fā)合適的扇出策略，以方便電路板的制造。在選擇正確的扇出/布線策略時需要重點(diǎn)考慮的因素有：球間距
關(guān)鍵字： PCB BGA

如何搞定不規(guī)則形狀的PCB設(shè)計難題

　　我們預(yù)想中的完整 PCB 通常都是規(guī)整的矩形形狀。雖然大多數(shù)設(shè)計確實(shí)是矩形的，但是很多設(shè)計都需要不規(guī)則形狀的電路板，而這類形狀往往不太容易設(shè)計。本文介紹了如何設(shè)計不規(guī)則形狀的 PCB?！　∪缃?，PCB 的尺寸在不斷縮小，而電路板中的功能也越來越多，再加上時鐘速度的提高，設(shè)計也就變得愈加復(fù)雜了。那么，讓我們來看看該如何處理形狀更為復(fù)雜的電路板。　　簡單 PCI 電路板外形可以很容易地在大多數(shù) EDA Layout
關(guān)鍵字： PCB

PCB制板實(shí)戰(zhàn)經(jīng)驗(yàn)分享：PCB制板的22個規(guī)則

　　初學(xué)者在PCB繪圖時邊布線邊逐條對照以上基本原則，布線完成后再用此規(guī)則檢查一遍。久之，必有效果。古人云：履，堅冰至。天下之事，天才者畢竟居少，惟有持之以恒，方見成效。一個“漸”字，幾乎蘊(yùn)涵所有事物發(fā)展成熟之道理……　　另外,別忘記在集成塊的電源與地之間，加濾波和耦合電容以消除干擾。　　另外說明一個PCB布板的一個認(rèn)識誤區(qū)：一些只想著速成的朋友，一些不想真正下工夫做技術(shù)的朋友，一些妄想投機(jī)取巧的朋友總以為學(xué)會了Protel/DXP等一些制板軟件就是會做PCB了，就可以裝點(diǎn)門面了。而我說：兄弟，不要這么幼
關(guān)鍵字： PCB