<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> pld

          FPGA:縱向創(chuàng)新與橫向整合引領(lǐng)變革

          • FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來了如影隨形的挑戰(zhàn):一方面,進(jìn)入20nm和14nm階段后,不光是FPGA復(fù)雜度提升,對其外圍的電源管理等芯片也提出了“與時俱進(jìn)”的要求。另一方面,隨著SoC FPGA和3D IC技術(shù)
          • 關(guān)鍵字: FPGA  創(chuàng)新    FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號處理  消費電子  FPGA  

          PLD的視頻接口的技術(shù)構(gòu)成與應(yīng)用設(shè)計

          • 從便攜媒體播放器和手機,到視頻游戲控制臺,消費類視頻應(yīng)用的迅速增長需要大量不同的接口和適配器,以使用戶在其電腦和各種娛樂信息設(shè)備間相互傳輸視頻數(shù)據(jù)。常用的消費類視頻接口包括IEEE 1394(火線)、USB 2.0、D
          • 關(guān)鍵字: PLD  視頻接口  應(yīng)用設(shè)計  

          高性能與低功耗助PLD挑戰(zhàn)消費電子領(lǐng)域

          • 作者:張宇清可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會提供的數(shù)據(jù),PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長最快的領(lǐng)域之一,高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)
          • 關(guān)鍵字: 高性能  低功耗  PLD  

          偽隨機序列及PLD實現(xiàn)在程序和系統(tǒng)加密中的應(yīng)用

          • 可編程邏輯器件(PLD)經(jīng)歷了PAL、GAL、CPLD 和FPGA幾個發(fā)展階段。使用PLD具有設(shè)計靈活、調(diào)試方便、系統(tǒng)可靠性高等眾多優(yōu)點,并有利于硬件設(shè)計的保護(hù),防止他人對電路的分析、仿照,使其成為科研實驗、樣機試制和小批量
          • 關(guān)鍵字: PLD    加密    偽隨機序列  

          PLD將憑借高效低耗挑戰(zhàn)消費電子領(lǐng)域

          • 可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會提供的數(shù)據(jù),PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長最快的領(lǐng)域之一,高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
          • 關(guān)鍵字: PLD  FPGA  CPLD  

          東亞LTE設(shè)備需求強勁 FPGA喜迎4G商機

          • 東亞地區(qū)長程演進(jìn)計畫(LTE)設(shè)備需求,驅(qū)動現(xiàn)場可編程閘陣列(FPGA)業(yè)者營收攀升。2014年中國大陸及臺灣陸續(xù)啟動LTE商轉(zhuǎn),帶動龐大的LTE設(shè)備購置及基礎(chǔ)建設(shè)投資潮,深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
          • 關(guān)鍵字: 4G  LTE  FPGA  IP  嵌入式  PLD  CPLD  

          步進(jìn)電機控制,專用ASIC芯片方案與通用芯片方案對比

          • 步進(jìn)電機廣泛應(yīng)用于對精度要求比較高的運動控制系統(tǒng)中。在步進(jìn)電機驅(qū)動器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機的性能在很大程度上取決于所用的驅(qū)動器,改善驅(qū)動器的性能,可以顯著地提高步進(jìn)電機的性能,因此研制高性能的步
          • 關(guān)鍵字: 驅(qū)動器   專用芯片   FPGA   通用芯片   PLD GAL   步進(jìn)電機控制  

          微軟計劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能

          • 微軟計劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能, 微軟(Microsoft)正探索將現(xiàn)場可編程閘陣列(FPGA)導(dǎo)入其資料中心伺服器的可能性。雖然目前這還只是一個初步的概念,但它可望緩減目前在網(wǎng)路效能所面臨的挑戰(zhàn)。微軟伺服器工程副總裁Kushagra Vaid在日前舉行的Linley
          • 關(guān)鍵字: 微軟  FPGA  IP  嵌入式  PLD  CPLD  SoC  

          羅姆推出FPGA用電源穩(wěn)壓器及模塊

          • 羅姆推出FPGA用電源穩(wěn)壓器及模塊, 近年來,電子設(shè)備(應(yīng)用)的多樣化與高性能化以驚人的速度不斷發(fā)展??梢哉f,這種趨勢使各產(chǎn)品的開發(fā)周期縮短,并給半導(dǎo)體技術(shù)帶來了巨大的發(fā)展空間。在這種背景下,被稱為FPGA的LSI為電子設(shè)備的開發(fā)作出了巨大貢獻(xiàn),
          • 關(guān)鍵字: FPGA  IP  嵌入式  PLD  CPLD  

          基于實驗系統(tǒng)采用電路可動態(tài)重組的設(shè)計方案

          • 0 引言“ 數(shù)字電路與邏輯設(shè)計”、“ 可編程邏輯器件與應(yīng)用”、“單片機原理與應(yīng)用”是電子類相關(guān)專業(yè)的重要專業(yè)課程,在電工電
          • 關(guān)鍵字: DDS  PLD  單片機  

          PLD/FPGA入門,新手必備基礎(chǔ)知識

          •   簡介:PLD是可編程邏輯器件(Programable Logic Device)的簡稱,F(xiàn)PGA是現(xiàn)場可編程門陣列(Field Programable Gate Array)的簡稱,兩者的功能基本相同,只是實現(xiàn)原理略有不同,所以我們有時可以忽略這兩者的區(qū)別,統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù),它的影響絲毫不亞于70年代單片機的發(fā)明和使用。   PLD能做什么呢?可以毫不夸張的講,PLD能完成任何數(shù)字器件的功能,上至高性能CPU,下至簡單的74
          • 關(guān)鍵字: PLD  FPGA  

          【從零開始走進(jìn)FPGA】 基于PLD的矩陣鍵盤狀態(tài)機控制

          •   講過了獨立按鍵檢測,理所當(dāng)然應(yīng)該講講FPGA中矩陣鍵盤的應(yīng)用了。這個思維和電路在FPGA中有所不同,在此,在此做詳細(xì)解釋,Bingo用自己設(shè)計的成熟的代碼作為案例,希望對你有用。   一、FPGA矩陣鍵盤電路圖   在FPGA中的電路,與單片機雷同,如下所示:    ?   在上電默認(rèn)情況下,L[3:0] =4''b1,因為上拉了3.3V,而默認(rèn)情況下H.[3:0]為低電平;一旦有某一個按鍵被按下,便是是的該路電路流向該按鍵的H,是的L檢測不到電流。因此可以通過對每一行H輸出的
          • 關(guān)鍵字: FPGA  PLD  

          亞太地區(qū)雄霸ASIC市場

          •   ASIC(專用集成電路),它是按用戶設(shè)計要求,在一個芯片上實現(xiàn)特定部分或全部功能的集成電路,具有高性能、高可靠、高保宻、低成本和少量生產(chǎn)的特點,因而特別受到軍用和業(yè)界產(chǎn)品實現(xiàn)差異化的關(guān)注。ASIC屬于定制電路(custom IC)之一,但ASIC本身又分成定制和半定制電路兩類。而包括處理器、標(biāo)準(zhǔn)邏輯電路、存儲器和模擬電路等則稱通用(標(biāo)準(zhǔn)化)集成電路。   堅信“半導(dǎo)體決定一個國家盛衰”的日本半導(dǎo)體專家牧本次生博士于1987年提出了“牧本浪潮”理論,即從
          • 關(guān)鍵字: ASIC  PLD  201409  

          基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計

          •   0 前言   隨著計算機和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步,需要處理的數(shù)據(jù)量大大增加,系統(tǒng)的頻率越來越高,系統(tǒng)的規(guī)模越來越大,對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn),系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。
          • 關(guān)鍵字: ARM  FPGA  PLD  

          基于可編程邏輯器件的數(shù)字電路設(shè)計

          •   0 引 言   可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路,它可以由用戶來進(jìn)行編程和進(jìn)行配置,利用它可以解決不同的邏輯設(shè)計問題。PLD由基本邏輯門電路、觸發(fā)器以及內(nèi)部連接電路構(gòu)成,利用軟件和硬件(編程器)可以對其進(jìn)行編程,從而實現(xiàn)特定的邏輯功能??删幊踢壿嬈骷?0世紀(jì)70年代初期以來經(jīng)歷了從 PROM,PLA,PAL,GAL到CPLD和FPGA的發(fā)展過程,在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面都有很大的改進(jìn)和提高。   隨著數(shù)字集成電路的不斷
          • 關(guān)鍵字: 可編程邏輯器件  PLD  數(shù)字電路  
          共150條 2/10 « 1 2 3 4 5 6 7 8 9 10 » ›|

          pld介紹

          一、概述 PLD(programmable logic device)--可編程邏輯器件:PLD是做為一種通用集成電路生產(chǎn)的,他的邏輯功能按照用戶對器件編程來高定。一般的PLD的集成度很高,足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上,而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。 二、分類 目前和平和使用的P [ 查看詳細(xì) ]
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();