pow-core 文章進(jìn)入pow-core技術(shù)社區(qū)

基于Smart Core的手持式飛參快速卸載器設(shè)計(jì)

基于Smart Core的手持式飛參快速卸載器設(shè)計(jì),文中采用Smart Core嵌入式開(kāi)發(fā)技術(shù)，針對(duì)卸載設(shè)備的主要特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了手持式通用飛參快速卸載器。
關(guān)鍵字：卸載設(shè)計(jì) 快速手持 Smart Core 基于

在通信網(wǎng)絡(luò)系統(tǒng)中，流量管理的核心是緩存管理、隊(duì)列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計(jì)方法目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢(shì)是將整個(gè)轉(zhuǎn)發(fā)分成兩個(gè)部分：PE(Protocol Engine，協(xié)議引擎)和TM(Traffic Management，流量管理)。其中PE完成協(xié)議處理，TM負(fù)責(zé)完成隊(duì)列調(diào)度、緩存管理、流量整形、QOS等功能，TM與轉(zhuǎn)發(fā)協(xié)議無(wú)關(guān)。隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network
關(guān)鍵字： Core FPGA IP 單片機(jī) 嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無(wú)線

美國(guó)東部時(shí)間7月11日（北京時(shí)間7月12日）消息：經(jīng)過(guò)2006年狂熱的夏天，英特爾公司已經(jīng)確定了推介其新一代電腦芯片的具體日程安排?！?nbsp; 　　英特爾公司發(fā)言人在星期二發(fā)布切實(shí)消息稱(chēng)，公司將按照計(jì)劃安排于7月27日在其加利福尼亞州圣克拉拉市的總部首次公開(kāi)展示和介紹Core 2 Duo芯片。英特爾公司首席執(zhí)行官保羅奧特里尼和公司其他高管將出席新芯片發(fā)布現(xiàn)場(chǎng)，Core 2 Du
關(guān)鍵字： Core CPU 芯片英特爾

英特爾已經(jīng)制定了下一代PC芯片的發(fā)布日期。英特爾一位發(fā)言人周二證實(shí)，Core 2 Duo將在7月27日上市，屆時(shí)英特爾將在加州Santa Clara 的總部舉行一個(gè)發(fā)行儀式。英特爾的首席執(zhí)行官Paul Otellini 和其它官員到時(shí)會(huì)宣布這種標(biāo)志著奔騰芯片時(shí)代終結(jié)的新型處理器上市。經(jīng)過(guò)6 年，英特爾的Netburst家族處理器終于要退出歷史舞臺(tái)，而讓位于新的Core芯片了。雙核的奔騰D 處理器可以滿足許多人
關(guān)鍵字： 2 Core CPU Duo 奔騰雙核英特爾

摘要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問(wèn)題以及免費(fèi)資源的若干來(lái)源，然后通過(guò)對(duì)兩個(gè)不同來(lái)源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時(shí)應(yīng)考慮的問(wèn)題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對(duì)縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對(duì)方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過(guò)程中，由于開(kāi)發(fā)工具的通用性、設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化，設(shè)計(jì)過(guò)程幾乎與所用器件的硬件結(jié)構(gòu)無(wú)關(guān)，
關(guān)鍵字： CPU IP Core

摘要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問(wèn)題以及免費(fèi)資源的若干來(lái)源，然后通過(guò)對(duì)兩個(gè)不同來(lái)源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時(shí)應(yīng)考慮的問(wèn)題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對(duì)縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對(duì)方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過(guò)程中，由于開(kāi)發(fā)工具的通用性、設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化，設(shè)計(jì)過(guò)程幾乎與所用器件的硬件結(jié)構(gòu)無(wú)關(guān)，
關(guān)鍵字： CPU IP Core