quartus-ii 文章進(jìn)入quartus-ii技術(shù)社區(qū)

嵌入式微系統(tǒng)msOS的誕生-嵌入式微系統(tǒng)連載之四

　　為了解決多人協(xié)作，多種需求產(chǎn)品的開發(fā)，并且還要長期維護(hù)，必須要把這些產(chǎn)品的共性提取出來。　　1、不需要低功耗設(shè)計。　　2、傳感器類和驅(qū)動器類屬于單一功能的設(shè)備，傳統(tǒng)前后臺架構(gòu)的MS3即可。　　3、電源類及控制類設(shè)備都屬于功能復(fù)雜的，實時性要求高，帶有屏幕顯示，外擴(kuò)多路傳感器或者驅(qū)動器的設(shè)備，這兩類可以統(tǒng)一為一類，是設(shè)計的重點(diǎn)，需要建立全新的平臺。　　那么這個新平臺應(yīng)該做成什么樣子，腦子里還是沒有概念的，只是知道在高頻機(jī)設(shè)計中，傳統(tǒng)的狀態(tài)機(jī)或者函數(shù)指針方式的菜單界面編程方式是要改進(jìn)
關(guān)鍵字：嵌入式微系統(tǒng) msOS uC/OS-II

Altera發(fā)布Quartus II軟件Arria 10版v14.0

　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進(jìn)的20 nm FPGA和SoC設(shè)計環(huán)境。Altera成熟可靠的Quartus II軟件編譯時間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設(shè)計。客戶可以使用這一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進(jìn)一步加速其Arria 10 FPGA和SoC設(shè)計。　　Altera的20 nm設(shè)計工具提供業(yè)界最先進(jìn)的算法，其結(jié)果質(zhì)量最好。與最相近競爭20 nm
關(guān)鍵字： Altera Quartus II FPGA

解析UC/OS-II時鐘中斷技術(shù)

　　時鐘節(jié)拍是特定的周期性中斷。這個中斷可以看作是系統(tǒng)心臟的脈動。中斷之間的時間間隔取決于不同的應(yīng)用，一般在10mS到200mS之間。時鐘的節(jié)拍式中斷使得內(nèi)核可以將任務(wù)延時若干個整數(shù)時鐘節(jié)拍，以及當(dāng)任務(wù)等待事件發(fā)生時，提供等待超時的依據(jù)。時鐘節(jié)拍率越快，系統(tǒng)的額外開銷就越大。　　1、系統(tǒng)中斷與時鐘節(jié)拍　　1.1、系統(tǒng)中斷　　中斷是一種硬件機(jī)制，用于通知CPU有個異步事件發(fā)生了。中斷一旦被系統(tǒng)識別，CPU則保存部分(或全部)現(xiàn)場(context)，即部分(或全部)寄存器的值，跳轉(zhuǎn)到專門的子程序
關(guān)鍵字： UC/OS-II 時鐘中斷機(jī)制

一拆嚇一跳：坑爹的索尼Smart Watch

　　以往只停留在概念階段的智能手表，如今在一些廠商的力推下日益流行起來，如摩托羅拉的MotoACTV，它外觀拉風(fēng)，功能強(qiáng)大，成為時尚達(dá)人的理想之選。我們之前介紹的索尼Smart Watch是另一個焦點(diǎn)，但日前一位國外用戶在將其拆解后大呼“坑爹”。　　索尼Smart Watch通過藍(lán)牙3.0與Android手機(jī)連接，支持來電顯示，還能控制手機(jī)攝像頭，其他一些功能如上社交網(wǎng)站、查看郵件和文檔、查詢天氣預(yù)報也能實現(xiàn)。起初，該用戶認(rèn)為它能夠成為摩托羅拉MotoACTV強(qiáng)有力的競爭對手，
關(guān)鍵字：索尼 Smart Watch uC/OS-II

基于Nios II的視頻運(yùn)動目標(biāo)檢測跟蹤系統(tǒng)設(shè)計

　　摘要：文章是以Nios II處理器為中心的視頻運(yùn)動目標(biāo)檢測跟蹤系統(tǒng)，通過CMOS圖像傳感器采集視頻圖像信息，采用幀間差分法檢測運(yùn)動目標(biāo)，形心跟蹤算法對目標(biāo)進(jìn)行跟蹤，最后在VGA顯示器上顯示視頻中運(yùn)動物體。實驗結(jié)果表明，該系統(tǒng)可達(dá)到運(yùn)動目標(biāo)檢測跟蹤的理想結(jié)果。　　0 引言　　運(yùn)動目標(biāo)檢測跟蹤就是將運(yùn)動的目標(biāo)從視頻圖像序列中檢測出來，對其進(jìn)行跟蹤。在計算機(jī)視覺領(lǐng)域和智能視頻監(jiān)控系統(tǒng)中，目標(biāo)檢測與跟蹤系統(tǒng)是一個最要的研究內(nèi)容，該系統(tǒng)在很多領(lǐng)域中經(jīng)得到廣泛的應(yīng)用，例如在家庭住宅小區(qū)、智能交通、銀行、超
關(guān)鍵字： FPGA Nios II 圖像傳感器

基于ARM和μC/OS—II的LonWorks網(wǎng)絡(luò)智能網(wǎng)關(guān)

　　摘要：為了解決LonWorks設(shè)備現(xiàn)場智能控制及遠(yuǎn)程監(jiān)控的需要，提出了通過嵌入式網(wǎng)關(guān)實現(xiàn)LON網(wǎng)和以太網(wǎng)協(xié)議的轉(zhuǎn)換方案。本網(wǎng)關(guān)采用電力線收發(fā)器PL3150和帶有以太網(wǎng)控制器的微處理器LPC1778分別實現(xiàn)LonWorks網(wǎng)絡(luò)和以太網(wǎng)的接口功能。同時還利用LPC1778內(nèi)置以太網(wǎng)控制器搭建Web服務(wù)器，實現(xiàn)了一個遠(yuǎn)程監(jiān)控平臺，達(dá)到了遠(yuǎn)程智能交互與監(jiān)控的目的。本文給出了該智能網(wǎng)關(guān)硬件平臺和軟件平臺的方案和實現(xiàn)方法。　　LonWorks技術(shù)是美國Echelon公司于90年代初推出的一種現(xiàn)代總線技術(shù)，它具
關(guān)鍵字： ARM μC/OS—II LonWorks

Altera交付14.0版Quartus II軟件，其編譯時間業(yè)界最快

　　Altera公司(Nasdaq: ALTR)今天發(fā)布Quartus® II軟件14.0版——FPGA業(yè)界性能和效能首屈一指的軟件。Altera的這一最新版軟件編譯時間比競爭設(shè)計工具套裝平均快出2倍，保持了FPGA和SoC設(shè)計的軟件領(lǐng)先優(yōu)勢。　　Quartus II軟件14.0版支持用戶更高效的迅速實現(xiàn)FPGA和SoC設(shè)計。最新版包括新的快速重新編譯特性，對設(shè)計進(jìn)行小改動后，編譯時間縮短了4倍;以及同類最佳的PCI Express (PCIe) IP解決方案，性能達(dá)到
關(guān)鍵字： Altera Quartus II FPGA SoC

基于Nios II的AT24C02接口電路設(shè)計與實現(xiàn)

　　0 引言　　在實際的應(yīng)用中，為了保護(hù)現(xiàn)場，經(jīng)常需要將系統(tǒng)斷電之前的工作狀態(tài)與重要運(yùn)行數(shù)據(jù)保存在非易失存貯器中，以便在下次開機(jī)時，能恢復(fù)到原來的工作狀態(tài)。針對這種保存的數(shù)據(jù)量不大和存儲速度要求不高的特點(diǎn)，可采用“NiosⅡ+AT24C02"設(shè)計方案進(jìn)行設(shè)計。本文在討論了I2C通信協(xié)議的基礎(chǔ)上，利用FPGA技術(shù)，設(shè)計了NiosⅡ與AT24C02”之間進(jìn)行通信的接口電路。本接口電路能產(chǎn)生基于I2C通信協(xié)議的讀寫操作時序，成功實現(xiàn)了對AT24C02的讀寫功能。由于所有的
關(guān)鍵字： Nios II AT24C02 I2C

基于μC/OS—II的嵌入式串口通信模塊設(shè)計

　　在嵌入式應(yīng)用中,使用RTOS的主要原因是為了提高系統(tǒng)的可靠性,其次是提高開發(fā)效率、縮短開發(fā)周期。μC/OS-II是一個占先式實時多任務(wù)內(nèi)核,使用對象是嵌入式系統(tǒng),對源代碼適當(dāng)裁減,很容易移植到8~32位不同框架的微處理器上。但μC/OS-II僅是一個實時內(nèi)核,它不像其他實時操作系統(tǒng)(如嵌入式Linux) 那樣提供給用戶一些API函數(shù)接口。在μC/OS-II實時內(nèi)核下,對外設(shè)的訪問接口沒有統(tǒng)一完善,有很多工作需要用戶自己去完成。串口通信是單片機(jī)測控系統(tǒng)的重要組成部分,異步串行口是一個比
關(guān)鍵字： μC/OS—II 嵌入式串口

一種基于μC／OS-II的顯示控制系統(tǒng)設(shè)計

　　引言　　隨著性能的提高和價格的降低，越來越多的嵌入式應(yīng)用采用了ARM處理器。在強(qiáng)大功能及豐富外設(shè)的支持下，嵌入式實時操作系統(tǒng)憑借較高的開發(fā)效率、可維護(hù)性和可靠性成為開發(fā)設(shè)計的理想選擇。　　μC/OS-II是一個完整的、可移植、可裁減的占先式實時多任務(wù)內(nèi)核。它是用ANSI C語言編寫的，包含一小部分匯編語言代碼，可以供不同架構(gòu)的微處理器使用。μC/OS由美國人Jean J.Labrosse于1992年完成，1998年發(fā)展到μC/OS-II，目前的版本為μC/OS-II
關(guān)鍵字： ARM μC／OS-II LCD

一種基于μC/OS-II的基站監(jiān)控終端設(shè)計

近年來，隨著移動通信業(yè)務(wù)的迅猛發(fā)展，尤其是 3G通信網(wǎng)建設(shè)的進(jìn)行，通信基站的建設(shè)數(shù)量與日俱增。通信運(yùn)營商對快速建站、降低基站綜合成本和運(yùn)營維護(hù)成本的要求更加迫切?；颈O(jiān)控終端，可做到基站無人值守、遠(yuǎn)程監(jiān)控，給基站內(nèi)設(shè)備提供一個穩(wěn)定可靠的工作環(huán)境，能夠明顯降低運(yùn)營商的維護(hù)和管理成本，具有很高的應(yīng)用價值。設(shè)計基站監(jiān)控系統(tǒng)的核心問題在于如何保證各功能模塊和監(jiān)控模塊自身的正常運(yùn)行，對于各種異常和故障如何及時做出準(zhǔn)確的報警，以及面向使用者的人性化設(shè)計等方面。 1 監(jiān)控終端硬件設(shè)計 1.1 功能描述基站監(jiān)控終端主
關(guān)鍵字： μC/OS-II 基站

東芝將推出全球最快的microSD存儲卡

　　首款符合高速UHS-II接口標(biāo)準(zhǔn)的產(chǎn)品　　東京—東芝公司(TOKYO：6502)于2014年4月17日宣布，該公司將推出全球速度最快[1] 的microSD存儲卡。該存儲卡符合SD存儲卡標(biāo)準(zhǔn)4.20版定義的超高速串行總線接口UHS-II[2]標(biāo)準(zhǔn)。即日起為智能手機(jī)和其他移動設(shè)備制造商以及芯片供應(yīng)商提供樣品。　　這款新的microSD存儲卡將包含32GB和64GB兩種容量。32GB卡的最大讀取速度可達(dá)到每秒260MB[3] ，最大寫入速度可達(dá)每秒240MB;64GB卡的最大讀取速
關(guān)鍵字：東芝 microSD UHS-II

一種基于Teseo II的汽車導(dǎo)航系統(tǒng)設(shè)計

TeseoII是針對多衛(wèi)星導(dǎo)航系統(tǒng)開發(fā)的單芯片IC系列(STA8088)。除GPS與伽利略衛(wèi)星信號外，這些IC還能處理格洛納斯(全球衛(wèi)星導(dǎo)航系統(tǒng))的數(shù)據(jù)。這些參考設(shè)計涵蓋各種不同的GPS、伽利略與格洛納斯組合，在1569至1607MHz范圍符合L1/E1標(biāo)準(zhǔn)。由于格洛納斯所用衛(wèi)星數(shù)量相對較多，從而顯著提高了導(dǎo)航性能，尤其適用于大城市中狹窄街道等不利環(huán)境。　　格洛納斯使用一個邊頻帶，與GPS和伽利略均不相同。不僅如此，為STA8088GA所開發(fā)的參照設(shè)計需要處理第一個中間級以下的整個相關(guān)射頻范圍。為此，輸
關(guān)鍵字： Teseo II STA8088

基于Nios II軟核的多核處理器系統(tǒng)的設(shè)計與實現(xiàn)

本文設(shè)計了一個基于FPGA解決方案的多核處理器系統(tǒng)，整體上提高了系統(tǒng)性能，解決了單核處理能力提升受到的制約。通過對多核系統(tǒng)體系結(jié)構(gòu)和核間通信技術(shù)的研究，最終實現(xiàn)了一個利用互斥核實現(xiàn)資源共享的雙Nios II軟核處理器系統(tǒng)，并在Altera公司的FPGA開發(fā)板DE2上進(jìn)行測試，測試結(jié)果表明所設(shè)計的雙核系統(tǒng)能穩(wěn)定運(yùn)行。
關(guān)鍵字： FPGA Nios II 雙核互斥核 RISC 201405

實用案例：嵌入式采煤工作面安全集中監(jiān)控系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：安全集中監(jiān)控 uC/OS-II EVK1100 AT32UC3A