<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> rf-fpga

          超聲波瓶體厚度檢測(cè)及其材料分類(lèi)的研究,保障公共安全

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 超聲波  瓶體厚度檢測(cè)  FPGA  人工神經(jīng)網(wǎng)絡(luò)算法  

          基于FPGA的行人檢測(cè)系統(tǒng)設(shè)計(jì),實(shí)現(xiàn)智能視頻監(jiān)控

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: FPGA  行人檢測(cè)  背景建模  多尺度檢測(cè)  Adaboost算法  

          基于ARM+FPGA的視頻采集處理系統(tǒng)設(shè)計(jì)

          • 摘要:設(shè)計(jì)了一種可進(jìn)行實(shí)時(shí)視頻采集、壓縮和傳輸?shù)囊曨l采集處理系統(tǒng)。該系統(tǒng)充分結(jié)合FPGA和ARM的硬件優(yōu)勢(shì),實(shí)現(xiàn)了設(shè)備接口和視頻信號(hào)處理的全數(shù)字化,易與信號(hào)處理新技術(shù)相結(jié)合,系統(tǒng)結(jié)構(gòu)緊湊,體積小巧、響應(yīng)快速;基于FPGA的前端處理更增加了圖像處理算法升級(jí)的靈活性,適用于工業(yè)遠(yuǎn)程監(jiān)控等多種場(chǎng)合。 關(guān)鍵詞:圖像傳感器;FPGA;視頻壓縮;ARM;以太網(wǎng) Abstract: To collect data in high speed and be simple in the structure, a Vid
          • 關(guān)鍵字: ARM  FPGA  

          測(cè)量軟件引領(lǐng)射頻與通信行業(yè)變革

          •   美國(guó)國(guó)家儀器公司?(National?Instruments,?簡(jiǎn)稱(chēng)?NI)作為企業(yè)贊助商參加于2014年4月8日至10日在北京國(guó)際會(huì)議中心舉辦的第二屆電子設(shè)計(jì)創(chuàng)新會(huì)議(EDI?CON)。NI在此次會(huì)議上向與會(huì)嘉賓展示了其基于LabVIEW?RIO架構(gòu)的新一代矢量信號(hào)收發(fā)儀,掀起了軟件引領(lǐng)射頻與通信行業(yè)進(jìn)行變革的浪潮?! ∫蛔哌M(jìn)北京國(guó)際會(huì)議中心位于一樓的EDI?CON展廳,迎面就可以看到NI與其子公司AWR的54平米聯(lián)合展位。NI向
          • 關(guān)鍵字: NI  EDI  FPGA  MIMO  

          基于FPGA和AD1836的I2S接口設(shè)計(jì)與實(shí)現(xiàn)

          • 引 言 AD1836是ADI公司新推出的一款高性能的單片聲碼器,適用于數(shù)字音頻系統(tǒng)。它采用5V供電,數(shù)字接口輸入輸出電平為L(zhǎng)VTTL電平,可以直接和一般的FPGA連接。 AD1836集成了3路立體的D/A和兩路立體的A/D,參考電壓為2.25V,為了降低信號(hào)的干擾,模擬信號(hào)的輸入輸出均采用差分的形式,輸入輸出模擬信號(hào)的最大峰峰值為5.6V。系統(tǒng)時(shí)鐘為12.288MHz,數(shù)據(jù)采樣率最高為96kHz,采樣位數(shù)最高為24位,可以通過(guò)SPI口方便地對(duì)內(nèi)部功能寄存器進(jìn)行配置,從而選擇相應(yīng)的功能,例如:時(shí)鐘、工作
          • 關(guān)鍵字: FPGA  AD1836  

          萊迪思適用于小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入的ECP5 FPGA產(chǎn)品系列

          •   萊迪思半導(dǎo)體公司日前宣布推出ECP5?產(chǎn)品系列,面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。ECP5產(chǎn)品系列“打破陳規(guī)”,提供基于SERDES的解決方案,幫助設(shè)計(jì)者快速添加功能和特性輔助ASIC和ASSP設(shè)計(jì),降低開(kāi)發(fā)風(fēng)險(xiǎn),迅速克服產(chǎn)品上市時(shí)間帶來(lái)的挑戰(zhàn)?! ∪R迪思優(yōu)化了ECP5系列產(chǎn)品架構(gòu),從而使得使低于100K?LUT的器件能夠?qū)崿F(xiàn)其最大的價(jià)值,作為ASIC和ASSP的輔助芯片完成關(guān)鍵功能。相比競(jìng)爭(zhēng)對(duì)手的解決方案,我們的成本
          • 關(guān)鍵字: 萊迪思  ECP5  TRIAX  FPGA  

          基于DSP+FPGA的通用SSR信號(hào)處理機(jī)設(shè)計(jì)

          • 0 引言 二次雷達(dá)(Secondary Surveillance Radar,SSR)目標(biāo)識(shí)別系統(tǒng)能夠通過(guò)發(fā)射特定的射頻脈沖序列對(duì)裝有應(yīng)答機(jī)的目標(biāo)進(jìn)行“一問(wèn)一答”式的詢(xún)問(wèn),由應(yīng)答機(jī)的應(yīng)答脈沖碼獲得目標(biāo)的高度、編號(hào)等信息。航管二次雷達(dá)常用的基本工作模式為傳統(tǒng)的A/C模式和新近的S模式。 A模式提供飛機(jī)的代碼,C模式提供飛機(jī)的高度碼。但是,傳統(tǒng)的A/C 模式存在一些技術(shù)缺陷,如多目標(biāo)代碼交織、重疊、多徑反射,同步竄擾,異步干擾等。這在大型航空港等飛機(jī)非常密集的地方,時(shí)間不同步和混淆
          • 關(guān)鍵字: DSP  FPGA  

          便于FPGA市場(chǎng)現(xiàn)狀和發(fā)展前景展望

          • 通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè),其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展,現(xiàn)今半導(dǎo)體周期越來(lái)越短,且每一個(gè)周期都有典型應(yīng)用作為拉動(dòng)點(diǎn),比如過(guò)去的PC、后來(lái)的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但不同的是,當(dāng)ASIC和ASSP蕭條的時(shí)候,往往迎來(lái)FPGA的大發(fā)展。2008年以來(lái)的金融危機(jī)使得半導(dǎo)體行業(yè)平均跌幅大于10%,但是市場(chǎng)數(shù)據(jù)卻顯示FPGA行業(yè)依然強(qiáng)勁增長(zhǎng)。危機(jī)和低迷使ASIC和ASSP制造者為謹(jǐn)慎起見(jiàn),不敢貿(mào)然推出新產(chǎn)品,避免巨大的NRE費(fèi)用。而FPGA恰好能迎合這一需求。全球FPGA
          • 關(guān)鍵字: FPGA  ASIC  ASSP  

          Altera:FPGA服務(wù)持續(xù)升級(jí)

          • Altera公司是可編程邏輯解決方案的倡導(dǎo)者,為全球客戶(hù)提供非常有價(jià)值的可編程解決方案。 Altera致力于28nm FPGA的全線生產(chǎn),2012年28nm的FPGA產(chǎn)品,包括高端的Stratix、中端的Arria、低端的Cyclone都已經(jīng)進(jìn)入量產(chǎn)和發(fā)貨階段,而且從試產(chǎn)到量產(chǎn)的階段是有史以來(lái)最快的。Altera 2012年在28nm方面的重要里程碑包括:3月,開(kāi)始交付業(yè)界第一款高性能28nm Stratix V FPGA,率先在眾多的應(yīng)用中實(shí)現(xiàn)了創(chuàng)新,其中包括28Gb/s收發(fā)器、精度可調(diào)DSP模塊、PC
          • 關(guān)鍵字: Altera  FPGA  ARM  

          一種基于FPGA的多路光柵信號(hào)采集方案

          • 0 引言 光柵傳感器作為精密機(jī)械量測(cè)量的有效工具在線位移、角位移、速度、加速度等工程的測(cè)量上得到了廣泛應(yīng)用。在長(zhǎng)度測(cè)量中,光柵微位移傳感器可以達(dá)到μm級(jí)的測(cè)量精度,同時(shí)可以動(dòng)態(tài)采集長(zhǎng)度的變化,從而可以精確地算出運(yùn)動(dòng)速度甚至加速度。在曲面測(cè)量中,相比于傳統(tǒng)的三坐標(biāo)機(jī)、輪廓儀,光柵傳感器也具有可以動(dòng)態(tài)檢測(cè)面形變化,精度高,可以實(shí)時(shí)輸出面形數(shù)據(jù)等優(yōu)勢(shì)。 多路選擇技術(shù)的數(shù)據(jù)采集中得到了廣泛應(yīng)用,在一些分布式系統(tǒng)當(dāng)中,使用多路選擇技術(shù)可以減少I(mǎi)/O口使用數(shù)量,提高系統(tǒng)集成度。具體來(lái)說(shuō),使用多路選擇開(kāi)關(guān)對(duì)多
          • 關(guān)鍵字: FPGA  DSP  

          2010年FPGA行業(yè)總結(jié):28nm引燃的戰(zhàn)火

          • 2010年是FPGA行業(yè)發(fā)展迅猛的一年。去年我們還在翹首企盼32nmFPGA,今年Xilinx和Altera就先后推出了28nm工藝節(jié)點(diǎn)的FPGA產(chǎn)品,甚至還有一枝新秀(Archronix)宣布將推出22nm產(chǎn)品。這種跳躍式的發(fā)展正是FPGA乃至半導(dǎo)體行業(yè)的魅力所在。同時(shí),F(xiàn)PGA領(lǐng)域的企業(yè)商戰(zhàn)和人事變動(dòng)同樣引人關(guān)注。這一邊,Xilinx和Altera正在28nm的峰頂“華山論劍”‘;那一邊,Actel和Lattice則在忙著架構(gòu)調(diào)整、人員整肅:Actel被Microsemi并購(gòu),LatticeCEO離職
          • 關(guān)鍵字: FPGA  Xilinx  Altera  

          基于NiosⅡ的的液晶顯示屏設(shè)計(jì)

          • 0 引言 LCD液晶顯示滿(mǎn)足嵌入式系統(tǒng)日益提高的要求,特別在工業(yè)控制和消費(fèi)電子領(lǐng)域,具有穩(wěn)定可靠、成本低、功耗小、控制驅(qū)動(dòng)方便、接口簡(jiǎn)單易用、模塊化結(jié)構(gòu)緊湊、體積小和重量輕等優(yōu)點(diǎn)。Nios Ⅱ是一種可配置的16/32位RISC處理器,它結(jié)合豐富的外設(shè)專(zhuān)用指令和硬件加速單元可以低成本地提供極度靈活和功能強(qiáng)大的SOPC 系統(tǒng),開(kāi)發(fā)者根據(jù)實(shí)際需要自行整合。Altera 公司所有主流FPGA 器件都支持Nios Ⅱ。將LCD驅(qū)動(dòng)與Nios Ⅱ相結(jié)合可以得到一個(gè)擴(kuò)展性強(qiáng)、通用的IP核,從而解決不同型號(hào)液晶屏之間的
          • 關(guān)鍵字: FPGA  NiosⅡ  

          FPGA最新發(fā)展趨勢(shì)觀察

          • 面對(duì)掩膜制造成本呈倍數(shù)攀升,過(guò)去許多中、小用量的芯片無(wú)法用先進(jìn)的工藝來(lái)生產(chǎn),對(duì)此不是持續(xù)使用舊工藝來(lái)生產(chǎn),就是必須改用FPGA芯片來(lái)生產(chǎn)…… 就在半導(dǎo)體大廠持續(xù)高呼摩爾定律(Moore’s Law)依然有效、適用時(shí),其實(shí)背后有著不為人知的事實(shí)!理論上每18至24個(gè)月能在相同的單位面積內(nèi)多擠入一倍的晶體管數(shù),這意味著電路成本每18至24個(gè)月就可以減半,但這只是指裸晶(Die)的成本,并不表示整個(gè)芯片的成本都減半,然而也要最終成品的良率必須維持才能算數(shù)。不能隨摩爾定律而縮減的成本,包括晶圓制造更前端的掩膜(M
          • 關(guān)鍵字: FPGA  BGA  IC  

          FPGA技術(shù)的優(yōu)劣勢(shì)分析

          • 盡管FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)從誕生至今只有20多年的歷史,但作為一個(gè)新興產(chǎn)業(yè),F(xiàn)PGA已經(jīng)取得了輝煌的成就。8月28日,中國(guó)電子報(bào)社在成都舉辦了“2009中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇”,F(xiàn)PGA企業(yè)的代表、系統(tǒng)企業(yè)的代表、市場(chǎng)調(diào)研公司的分析師以及關(guān)注FPGA產(chǎn)業(yè)的各界人士共聚一堂,熱烈探討FPGA產(chǎn)業(yè)的發(fā)展現(xiàn)狀和未來(lái)趨勢(shì)。靈活性凸顯FPGA優(yōu)勢(shì)從工藝技術(shù)來(lái)看,和CPU一樣,F(xiàn)PGA始終走在半導(dǎo)體產(chǎn)業(yè)的前列,如今已躋身40納米陣營(yíng);就應(yīng)用領(lǐng)域而言,F(xiàn)PGA已從最初的通信領(lǐng)域向各行各業(yè)擴(kuò)展。在美國(guó)賽靈思公司亞
          • 關(guān)鍵字: FPGA  ASIC  IP  

          Xilinx與Silicon開(kāi)啟硬件圖像處理機(jī)器視覺(jué)應(yīng)用大門(mén)

          • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司Xilinx,Inc.日前宣布,在與2014慕尼黑電子展同期舉行中國(guó)(上海)國(guó)際機(jī)器視覺(jué)展,將聯(lián)手德國(guó)Silicon Software公司現(xiàn)場(chǎng)展示Silicon Software公司的VisualApplets軟件平臺(tái),以及該平臺(tái)如何顛覆傳統(tǒng)的嵌入式機(jī)器視覺(jué)系統(tǒng)設(shè)計(jì)方法,為那些從事和尋找先進(jìn)的、高性能機(jī)器視覺(jué)解決方案的嵌入式系統(tǒng)架構(gòu)師、軟件工程師、硬件工程師帶來(lái)前所未有的嵌入式設(shè)計(jì)體驗(yàn)。敬請(qǐng)3月18至20日蒞臨中國(guó)上海新國(guó)際博覽中心2014
          • 關(guān)鍵字: Xilinx  Silicon  FPGA  嵌入式  
          共7012條 165/468 |‹ « 163 164 165 166 167 168 169 170 171 172 » ›|

          rf-fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();