rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

基于FPGA的跳頻系統(tǒng)設(shè)計(jì)

摘要：同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16 E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。關(guān)鍵詞：跳頻;快速同步;FPGA;獨(dú)立信道法;同步頭法跳頻通信技術(shù)具有抗干擾、抗截獲和高頻譜利用率，應(yīng)用廣泛。同步是跳頻系統(tǒng)的
關(guān)鍵字： FPGA EP3C16

Xradio：別出心裁的系統(tǒng)教學(xué)用純FPGA無(wú)線電

　　我們幾乎完全用FPGA來(lái)構(gòu)建XRadio平臺(tái)，省略了放大器或分立濾波器等傳統(tǒng)模擬組件的使用(如圖1所示)。首先，我們將用電線連接成的簡(jiǎn)單耦合電路鏈接至FPGA的I/O引腳，創(chuàng)建出基本天線。該天線用于發(fā)射RF信號(hào)到FPGA，F(xiàn)PGA通過(guò)數(shù)字下變頻和頻率解調(diào)實(shí)現(xiàn)FM接收器的信號(hào)處理。
關(guān)鍵字： Xradio 無(wú)線電 FPGA

小型基站呼喚可擴(kuò)展架構(gòu)(下)

　　與其他競(jìng)爭(zhēng)對(duì)手不同，憑借重要的自主知識(shí)產(chǎn)權(quán)(IP)，以及與無(wú)線接入市場(chǎng)領(lǐng)先原始設(shè)備制造商(OEM)的深入合作，飛思卡爾在定義架構(gòu)，提高系統(tǒng)集成化水平實(shí)現(xiàn)性能、功率和成本優(yōu)勢(shì)方面居于獨(dú)特地位。由于相對(duì)獨(dú)立于外部IP供應(yīng)商的下一代技術(shù)和時(shí)間表，飛思卡爾推出的器件路線圖可幫助OEM實(shí)現(xiàn)其下一代無(wú)線技術(shù)的性能目標(biāo)，并滿足發(fā)布進(jìn)度的要求。
關(guān)鍵字： OEM RF DSP

小型基站呼喚可擴(kuò)展架構(gòu)（中）

　　時(shí)延是一個(gè)關(guān)鍵網(wǎng)絡(luò)指標(biāo)，對(duì)用戶語(yǔ)音通話和數(shù)據(jù)交易體驗(yàn)具有重要影響，如視頻和互聯(lián)網(wǎng)應(yīng)用。主要挑戰(zhàn)是滿足PHY層處理嚴(yán)格的時(shí)延預(yù)算要求，最大限度提高其他PHY處理和MAC層調(diào)度任務(wù)的可用時(shí)間預(yù)算。LTE標(biāo)準(zhǔn)規(guī)定最終用戶往返時(shí)延低于5ms，要求基站內(nèi)延遲更低(下行鏈路低于0.5ms，上行鏈路低于1ms)
關(guān)鍵字： 3GPP DFE LTE RF

基于FPGA的數(shù)字濾波器設(shè)計(jì)

　　利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字濾波器，主要在于如何實(shí)現(xiàn)乘法。乘法常用的實(shí)現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過(guò)長(zhǎng)，對(duì)于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實(shí)現(xiàn)方式，所用硬件資源較少，運(yùn)算速率也較快，但這只是針對(duì)小位寬乘法來(lái)說(shuō)。對(duì)于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實(shí)現(xiàn)簡(jiǎn)單直觀，對(duì)于現(xiàn)在資源豐富的FPGA，很好實(shí)現(xiàn)
關(guān)鍵字：濾波器數(shù)字 FPGA VHDL

理解RF器件性能測(cè)量過(guò)程中的紋波：理論與實(shí)驗(yàn)(下)

　　本小節(jié)將計(jì)算圖1e所示介電模塊多次反射的反射和傳輸系數(shù)。圖2顯示了該介電模塊內(nèi)正常入射層波多次相互作用情況。
關(guān)鍵字： RF DUT TEM

理解RF器件性能測(cè)量過(guò)程中的紋波：理論與實(shí)驗(yàn)(上)

　　在RF器件參數(shù)描述(例如：增益、線性和回波損耗等)期間，我們有時(shí)會(huì)看到紋波。出現(xiàn)這些紋波的原因是，信號(hào)在線纜、連接器、評(píng)估板線路、受測(cè)器件(DUT)和封裝內(nèi)傳播時(shí)存在多次反射情況。這些互連結(jié)點(diǎn)上的阻抗錯(cuò)配，導(dǎo)致這些紋波的出現(xiàn)。
關(guān)鍵字： RF DUT TEM

用Zynq SoC實(shí)現(xiàn)高效比特幣礦機(jī)系統(tǒng)

　　要設(shè)計(jì)出一個(gè)由可行的比特幣節(jié)點(diǎn)和高效靈活的礦機(jī)等組成的完整挖礦系統(tǒng)，我們需要某種功能強(qiáng)大的FPGA芯片，來(lái)同時(shí)滿足靈活性和性能要求。除FPGA外，我們還需要使用處理引擎來(lái)提高效率。在這個(gè)完整的片上系統(tǒng)(SoC)上，我們需要經(jīng)優(yōu)化的內(nèi)核來(lái)運(yùn)行包括網(wǎng)絡(luò)維護(hù)和交易處理在內(nèi)的所有要求的比特幣任務(wù)。能滿足所有這些條件的硬件就是位于ZedBoard開發(fā)板上的Zynq-7020 SoC
關(guān)鍵字： SoC FPGA SHA-256

用Zynq SoC設(shè)計(jì)低時(shí)延H.264系統(tǒng)

　　小型快速的流式視頻系統(tǒng)結(jié)合采用微型H.264核和賽靈思Zynq SoCASSP架構(gòu)不靈活，而基于FPGA微處理器組合的系統(tǒng)雖然尺寸大但較為靈活，一直以來(lái)設(shè)計(jì)人員為創(chuàng)建PCB占位面積小的基于IP的流式視頻系統(tǒng)，除了在這兩者之間反復(fù)權(quán)衡外別無(wú)他選。將軟核微處理器集成到FPGA，就無(wú)需單獨(dú)的處理器和DRAM，但最終系統(tǒng)的性能可能無(wú)法與以外部ARM處理器為核心且可能還包括USB、以太網(wǎng)及
關(guān)鍵字： H.264 SOC FPGA ASSP

基于視覺(jué)的駕駛員輔助嵌入式系統(tǒng)(上)

　　本文簡(jiǎn)要描述了基于攝像頭的主動(dòng)安全系統(tǒng)的應(yīng)用、引入它的動(dòng)機(jī)及好處。此外，本文還介紹了視覺(jué)處理的未來(lái)解決方案與技術(shù)進(jìn)步，可確保在功率有限的情況下實(shí)現(xiàn)最大性能。適用于前照燈控制、車道保持、交通標(biāo)志識(shí)別及防碰撞功能的多功能前置攝像頭解決方案，目前使用分辨率高達(dá)120萬(wàn)像素、每秒30幀的CMOS成像儀。隨著新一代傳感器的推出，分辨率將進(jìn)一步提高。要在惡劣的天氣和照明條件下可靠地檢測(cè)物體，需要復(fù)雜的算法。車道保持、自動(dòng)緊急剎車或交通擁堵輔助等半自動(dòng)駕駛員輔助功能需要帶有算法冗余的ASIL D安全級(jí)別，但所有這些
關(guān)鍵字：嵌入式 CMOS FPGA MAC

英特爾攜阿爾特拉力抗臺(tái)積賽靈思

其實(shí)intel和Altera的密切合作已經(jīng)有好長(zhǎng)一段時(shí)間了，這是一個(gè)FPGA廠商和代工廠商向另一個(gè)FPGA和代工的叫板。二者的競(jìng)爭(zhēng)誰(shuí)能笑到最后呢？
關(guān)鍵字： Altera FPGA

基于FPGA的電視測(cè)角儀檢測(cè)技術(shù)方案

摘要：通過(guò)分析電視測(cè)角儀的性能測(cè)試需求，結(jié)合視頻圖像圖像處理技術(shù)，提出了以EP2C35為核心的視頻檢測(cè)系統(tǒng)設(shè)計(jì)方案，通過(guò)對(duì)CCD采集到的模擬環(huán)境的視頻圖像信號(hào)進(jìn)行數(shù)字化處理，結(jié)合電視測(cè)角儀參數(shù)檢測(cè)原理，對(duì)測(cè)角儀基本性能指標(biāo)進(jìn)行檢測(cè)，整個(gè)系統(tǒng)以視頻圖像采集系統(tǒng)為基礎(chǔ)，以視頻圖像處理為核心，為電視測(cè)角儀的檢測(cè)研究提供了一種新的思路。關(guān)鍵詞：電視測(cè)角儀;參數(shù)檢測(cè);視頻圖像處理;EP2C35芯片電視測(cè)角儀是某型裝備的地面制導(dǎo)設(shè)備，它集光、機(jī)、電于一體，屬于技術(shù)密集的光電儀器。在該裝備系統(tǒng)運(yùn)行過(guò)程中它的作用
關(guān)鍵字： FPGA EP2C35

Altera SoC FPGA架構(gòu)解析

SoC FPGA器件在一個(gè)器件中同時(shí)集成了處理器和FPGA體系結(jié)構(gòu)。將兩種技術(shù)合并起來(lái)具有很多優(yōu)點(diǎn)，包括更高的集成度、更低的功耗、更小的電路板面積，以及處理器和FPGA之間帶寬更大的通信等等。這一同類最佳的器件發(fā)揮了處理器與FPGA系統(tǒng)融合的優(yōu)勢(shì)，同時(shí)還保留了獨(dú)立處理器和FPGA方法的優(yōu)點(diǎn)。目前，市場(chǎng)上主要有三種SoC FPGA，它們的處理器都是完全專用的“硬核”處理器子系統(tǒng)，而不是FPGA架構(gòu)中的軟核知識(shí)產(chǎn)權(quán)(IP)。所有這三種器件都采用了全功能ARM處理器，具有完整的存儲(chǔ)器
關(guān)鍵字： Altera FPGA

基于FPGA的Gzip解壓縮硬件設(shè)計(jì)

　　Gzip壓縮后的文件主要由3個(gè)部分組成，分別是文件頭、壓縮數(shù)據(jù)部分、文件尾，如圖1所示。其中，文件頭包括：固定值，用于Gzip文件格式鑒別;壓縮方法，記錄壓縮時(shí)采用的壓縮方法;壓縮標(biāo)志，記錄操作系統(tǒng)等信息;文件名，記錄壓縮時(shí)文件的名稱;CRC16，記錄文件頭CRC16校驗(yàn)的值，等
關(guān)鍵字： FPGA Gzip CRC32 PC

FPGA中Flash驅(qū)動(dòng)模塊的設(shè)計(jì)及驗(yàn)證

　　隨著FPGA的功能日益強(qiáng)大和完善，F(xiàn)PGA在項(xiàng)目中的應(yīng)用也越來(lái)越廣泛，其技術(shù)關(guān)鍵在于控制日益廣泛而豐富的外圍器件。本文以Flash存儲(chǔ)器件為FPGA的外圍，敘述了FPGA中SPI總線接口的Flash驅(qū)動(dòng)模塊的設(shè)計(jì)，其接口基本符合Avalon總線的規(guī)范要求，并且通過(guò)實(shí)際的讀寫操作驗(yàn)證
關(guān)鍵字： Flash 驅(qū)動(dòng) FPGA