<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> rf-fpga

          基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

          • 簡要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理,提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。在Mat lab/Simulink環(huán)境下,采用DSP Builder模塊搭建FIR模型,根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì),然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真,其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉(zhuǎn)換成VHDL語言加入到FPGA的硬件設(shè)計(jì)中,從QuartusⅡ軟件中的虛擬邏輯分析工具SignalTapⅡ中得到數(shù)
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  濾波器  數(shù)字  FPGA  FIR  基于  

          基于FPGA實(shí)現(xiàn)異步串行通信

          • 為了適應(yīng)全數(shù)字化自動(dòng)控制更加廣泛的應(yīng)用,采用現(xiàn)場(chǎng)可編程門陣列(FPGA)對(duì)異步串行通信控制器(UART)進(jìn)行多模塊的系統(tǒng)設(shè)計(jì)的方法,使串口通信的集成度更高。對(duì)UART系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解,可分為三個(gè)模塊:FPGA波特率發(fā)生器控制模塊、FPGA數(shù)據(jù)發(fā)送模塊及數(shù)據(jù)接收模塊。采用Venlog語言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13. 4環(huán)境下進(jìn)行設(shè)計(jì)、編譯、綜合、下載。采用第三方仿真工具M(jìn)odelSim進(jìn)行模擬仿真。
          • 關(guān)鍵字: 串行  通信  異步  實(shí)現(xiàn)  FPGA  基于  

          基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)

          • 主要針對(duì)目前視頻圖像處理發(fā)展的現(xiàn)狀,結(jié)合FPGA技術(shù),設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片,搭栽專用的編碼解碼芯片進(jìn)行圖像的采集與顯示,主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個(gè)功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計(jì)流程及一些常用技巧來對(duì)整個(gè)系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開發(fā)平臺(tái)對(duì)普通相機(jī)輸出的圖像進(jìn)行采集與顯示,最終能在連接的RCA端口顯示屏顯示。
          • 關(guān)鍵字: 顯示系統(tǒng)  設(shè)計(jì)  實(shí)現(xiàn)  采集  圖像  FPGA  實(shí)時(shí)  視頻  基于  

          基于FPGA的手持式示波器設(shè)計(jì)

          • 在此設(shè)計(jì)的低成本手持式示波器是以ADC128S022模/數(shù)轉(zhuǎn)換芯片為數(shù)據(jù)采集前端;使用FPGA片內(nèi)雙口內(nèi)建RAM進(jìn)行數(shù)據(jù)存儲(chǔ)、有限狀態(tài)機(jī)實(shí)現(xiàn)示波器的觸發(fā)控制和顯示驅(qū)動(dòng);最后再用LCD12864液晶模塊完成終端的低成本圖形顯示。在DE0-Nano FPGA(Altera Cyclone IV)開發(fā)板上的測(cè)試結(jié)果表明,所設(shè)計(jì)的手持式示波器可以實(shí)現(xiàn)模擬信號(hào)任意電平上升沿或下降沿的觸發(fā)測(cè)量;垂直靈敏度和掃描速度調(diào)節(jié)、波形參數(shù)的直接讀出等功能。
          • 關(guān)鍵字: 設(shè)計(jì)  示波器  手持  FPGA  基于  

          京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5

          • 簡介作為國內(nèi)唯一一家具有完全自主知識(shí)產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺(tái)CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商,京微雅格一直在快節(jié)奏的改進(jìn)與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近,新一代FPGA/CAP設(shè)計(jì)套件Primace5
          • 關(guān)鍵字: 京微雅格  FPGA  CAP設(shè)計(jì)套件  Primace5.0  

          RF無線技術(shù):工業(yè)用無線傳感器網(wǎng)絡(luò)

          • 近年來,隨著無線通信、電源效率、極度微型化(如透過MEMS傳感器達(dá)到的迷你規(guī)格設(shè)計(jì))以及嵌入式運(yùn)算技術(shù)的不...
          • 關(guān)鍵字: RF  無線技術(shù)  無線傳感器網(wǎng)絡(luò)  

          基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)

          • 文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊;采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求,我們采用了硬件報(bào)警,缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外,該系統(tǒng)在小型化和數(shù)字化方面有顯著提高,為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)。
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  探傷  超聲  FPGA  通道  基于  

          基于大容量FPGA的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級(jí)的實(shí)現(xiàn)

          •   引言  多節(jié)點(diǎn)系統(tǒng),在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、 ...
          • 關(guān)鍵字: FPGA  多節(jié)點(diǎn)系統(tǒng)  遠(yuǎn)程升級(jí)    

          使用MATLAB和Simulink算法創(chuàng)建FPGA原型(一)

          • 芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫出多達(dá)10行測(cè)試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期 ...
          • 關(guān)鍵字: MATLAB  Simulink  FPGA  

          基于FPGA控制的動(dòng)態(tài)背光源設(shè)計(jì)

          • 引言當(dāng)代LCD顯示大部分采用的是冷陰極射線熒光燈(CCFL)背光或LED靜態(tài)背光,由于CCFL亮度不易控制并且響應(yīng)速...
          • 關(guān)鍵字: 背光源  FPGA  

          降低從中間總線電壓直接為低電壓處理器和 FPGA 供電的風(fēng)險(xiǎn)

          • 工業(yè)、航天和國防系統(tǒng)通常采用額定24V~28V的中間總線電壓,在這些系統(tǒng)中,串聯(lián)電池作為備用電源,但是,由于分配...
          • 關(guān)鍵字: 低電壓處理器  FPGA  供電  

          ADI公司和Xilinx聯(lián)手實(shí)現(xiàn)JEDEC JESD204B互操作性

          • Analog Devices, Inc. (NASDAQ:ADI)和Xilinx, Inc. (NASDAQ:XLNX)日前宣布,Kintex?-7 FPGA中的Xilinx JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實(shí)現(xiàn)互操作。實(shí)現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性,是促進(jìn)該新技術(shù)廣泛運(yùn)用的一個(gè)重大里程碑。
          • 關(guān)鍵字: ADI  Xilinx  FPGA  

          學(xué)習(xí)FPGA的一些常見誤區(qū)解讀

          • 1、不熟悉FPGA的內(nèi)部結(jié)構(gòu),不了解可編程邏輯器件的基本原理。FPGA為什么是可以編程的?恐怕很多菜鳥不知道,他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛,肯定就是像寫軟件一樣啦。軟件編
          • 關(guān)鍵字: FPGA    

          基于Altera FPGA高清晰視頻去隔行功能的實(shí)現(xiàn)

          • 引言  開發(fā)去隔行算法是為了解決一個(gè)老問題:模擬電視的隔行視頻必須進(jìn)行轉(zhuǎn)換才能在當(dāng)今數(shù)字電視上顯示。...
          • 關(guān)鍵字: Altera  FPGA  高清晰  視頻  隔行功能  

          Cadence FSP:FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具介紹

          • Cadence FPGA System Planner(FSP)是一款完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具。此次主要為大家介紹FPGA Sys ...
          • 關(guān)鍵字: Cadence  FSP:FPGA-PCB  設(shè)計(jì)工具  
          共7012條 187/468 |‹ « 185 186 187 188 189 190 191 192 193 194 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();