<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> rf-fpga

          無線網(wǎng)絡(luò)應(yīng)用催熱射頻開發(fā)

          •   網(wǎng)絡(luò)已經(jīng)普及,更多的人已經(jīng)將眼光投向了移動(dòng)互聯(lián)網(wǎng),扭頭看一下,無論走到哪里,很多人已經(jīng)不再注意身邊的美景,而是全身關(guān)注的盯著手機(jī)屏幕。是無線網(wǎng)絡(luò)的發(fā)展催生了手機(jī)還是手機(jī)的普及加快了無線網(wǎng)絡(luò)的應(yīng)用,探討這個(gè)問題,毫無意義,既然已成趨勢,業(yè)內(nèi)必爭相進(jìn)入。
          • 關(guān)鍵字: AWR  RF  EDA  

          基于時(shí)鐘頻率調(diào)整的時(shí)間同步的FPGA實(shí)現(xiàn)及應(yīng)用

          • 網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來運(yùn)動(dòng)控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械,運(yùn)行速度為1 500~1 800m/min,同步運(yùn)行的電機(jī)之間1mu;s的時(shí)間同步誤差將造成30 mu;
          • 關(guān)鍵字: FPGA  時(shí)鐘頻率  時(shí)間同步    

          基于FPGA的模擬視頻轉(zhuǎn)SDI的轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:為了將現(xiàn)有模擬視頻系統(tǒng)接入到數(shù)字串行視頻系統(tǒng),需要將模擬視頻轉(zhuǎn)換成SDI信號(hào)。采用SAA7113先將模擬視頻數(shù)字化,用Altera公司的CYCLONE III系列FPGA完成SDI信號(hào)的擾碼、編碼等功能,接口芯片采用國家半導(dǎo)體公司的LMH0001,使用Tektronix VFM 7120進(jìn)行測試,信號(hào)指標(biāo)符合SMPTE259M標(biāo)準(zhǔn)。
          • 關(guān)鍵字: FPGA  SDI  LMH0001  201303  

          時(shí)分復(fù)分技術(shù)的FPGA實(shí)現(xiàn)

          • 摘要:用FPGA芯片來實(shí)現(xiàn)時(shí)分復(fù)分接技術(shù),設(shè)計(jì)復(fù)用電路和分接電路。發(fā)送端完成復(fù)用電路。在發(fā)送端將一路1024K數(shù)據(jù)、一路512K數(shù)據(jù)、7路64K數(shù)據(jù)通過時(shí)分復(fù)用,合成一路2048K數(shù)據(jù),傳輸出去。接收端完成分接電路。
          • 關(guān)鍵字: PCM  FPGA  201303  

          使用Zynq-7000 All Programmable SoC實(shí)現(xiàn)圖像傳感器色彩校正

          • 摘要:我們在本文介紹的算法闡述了如何使用運(yùn)行在嵌入式處理器(諸如Zynq處理平臺(tái)采用的ARM9核)上的軟件,控制執(zhí)行像素級(jí)色彩校正的定制圖像和視頻處理算法。
          • 關(guān)鍵字: 賽靈思  嵌入式  Zynq  FPGA  201303  

          一種基于FPGA的三電平原理及實(shí)現(xiàn)方式

          • 針對(duì)兩電平DSP2407控制板在三電平逆變器控制中資源不足的問題,在不改變原有成熟算法和硬件的基礎(chǔ)上,提出一種基于現(xiàn)場可編程門陣列(FPGA)的三電平實(shí)現(xiàn)方法。采用FPGA構(gòu)造了三電平脈寬調(diào)制(PWM)IP核,包含三電平調(diào)制策略、驅(qū)動(dòng)脈沖分配和保護(hù)、死區(qū)補(bǔ)償、零序電壓注入、中點(diǎn)電壓平衡控制及阻尼振蕩抑制算法等功能,并解決了DSP與FPGA的同步問題?;贔PGA和DSP構(gòu)建一個(gè)三電平逆變器硬件平臺(tái),在一臺(tái)30 kW三相異步電機(jī)上完成了相關(guān)實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的可行性和正確性,為兩電平調(diào)速算法拓展到三
          • 關(guān)鍵字: FPGA  三電平  方式  原理    

          基于FPGA的電力諧波檢測設(shè)計(jì)

          • 基于FFT算法的電力系統(tǒng)諧波檢測裝置,大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU,運(yùn)算能力很強(qiáng),速度很快;但是其順序 執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場可編程邏輯門陣列(Field Programm
          • 關(guān)鍵字: FPGA  電力諧波  檢測    

          Intel代工廠大肆招聘 真要吃“蘋果”?

          •   2010年底,Intel悄然成立了獨(dú)立的代工業(yè)務(wù)部門“Intel Custom Foundry”,并先后拿下多家客戶,但做的都是FPGA芯片,與思科、蘋果的緋聞流傳了很久但都還沒有成真??雌饋鞩ntel在代工方面似乎只是玩玩,但事實(shí)上,Intel非常希望將這筆業(yè)務(wù)做大。根據(jù)Intel官方招聘頁面,其代工部門可以說是求賢若渴,美國境內(nèi)亞利桑那州、俄勒岡州的多家晶圓廠有上百個(gè)崗位虛席以待,希望能得到專業(yè)人士的加盟,涵蓋設(shè)計(jì)自動(dòng)化工程師、物理驗(yàn)證工程師等等。   這些招聘很難和任何
          • 關(guān)鍵字: Intel  代工  FPGA  

          德州儀器與4DSP攜手打造FPGA整合型適配卡

          • 日前,德州儀器 (TI) 與低功耗、輕量級(jí)、小型 FPGA 信號(hào)影像處理系統(tǒng)的專業(yè)創(chuàng)新公司 4DSP 宣布聯(lián)合開發(fā)適用于任務(wù)關(guān)鍵型應(yīng)用的最新整合型適配卡 FMC667。4DSP 的 FMC667 整合型適配卡采用新興 FMC 外形,包含 TI 基于 KeyStone 的 TMS320C6678 多核數(shù)字信號(hào)處理器 (DSP)、DRAM 存儲(chǔ)器及外設(shè)。
          • 關(guān)鍵字: TI  FPGA  4DSP  FMC667  

          賽靈思領(lǐng)先一代:Smarter Networks (更智能的網(wǎng)絡(luò))

          • 通信與網(wǎng)絡(luò)是一個(gè)規(guī)模龐大的全球性競爭行業(yè)。賽靈思作為網(wǎng)絡(luò)通信設(shè)備廠商的三大半導(dǎo)體供應(yīng)商之一,一直通過組裝、開發(fā)和收購新技術(shù)和專業(yè)技術(shù)來幫助設(shè)備廠商實(shí)現(xiàn)顯著的產(chǎn)品差異化,為其客戶提供更大價(jià)值,使其邁向更加輝煌的成功。
          • 關(guān)鍵字: 賽靈思  FPGA  以太網(wǎng)  

          Altera副總裁:“14nm工藝FPGA的代工只委托英特爾”

          •   美國阿爾特拉(Altera)于2013年2月25日宣布,決定把14nm工藝FPGA的生產(chǎn)委托給美國英特爾(參閱本站報(bào)道)。3月1日,阿爾特拉產(chǎn)品和企業(yè)營銷及技術(shù)服務(wù)副總裁Vince Hu在東京通過電話會(huì)議系統(tǒng),向新聞媒體介紹了該制造委托協(xié)議。   Vince Hu說,阿爾特拉之所以選擇英特爾作為14nm工藝代工企業(yè),是因?yàn)橛⑻貭栐诹Ⅲw晶體管(FinFET)技術(shù)方面的量產(chǎn)業(yè)績獲得好評(píng)。英特爾在業(yè)界率先在22nm工藝上采用了FinFET(該公司稱為Tri-Gate),阿爾特拉表示,采用該技術(shù)制造的微處理
          • 關(guān)鍵字: Altera  14nm  FPGA  

          驗(yàn)證升溫,硬件仿真器成大規(guī)模IC設(shè)計(jì)新寵

          • 2012年EVE被Synopsys收購,至此,三大EDA公司均涉足硬件仿真器。同時(shí)可見此市場整體呈上升的發(fā)展態(tài)勢。
          • 關(guān)鍵字: 仿真器  FPGA  Mentor  

          EDI CON盛會(huì)3月登陸北京

          • 由世界著名的Microwave Journal及其中文版《微波雜志》主辦的EDI CON(電子設(shè)計(jì)創(chuàng)新會(huì)議)將于2013年3月12~14日首次登陸北京,在北京國際會(huì)議中心隆重舉行。
          • 關(guān)鍵字: RF  微波  201302  

          FPGA平臺(tái)的實(shí)時(shí)全景視頻系統(tǒng)設(shè)計(jì)

          • 摘要:本文提出并實(shí)現(xiàn)了一種基于FPGA的全景視頻處理系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)采用Xilinx Spartan-6 FPGA全硬件單片方式實(shí)現(xiàn),包括5個(gè)攝像頭的圖像采集、圖像預(yù)處理、圖像校正、全景拼接、視頻壓縮、以太網(wǎng)傳輸、HDMI顯示等模塊,達(dá)到了360度全景視頻高質(zhì)量、高分辨率、實(shí)時(shí)性的要求。
          • 關(guān)鍵字: UDP  FPGA  HDMI  以太網(wǎng)  201302  

          基于以太網(wǎng)的虛擬邏輯分析儀設(shè)計(jì)

          • 摘要:為了解決遠(yuǎn)端測試測量的難題,本文設(shè)計(jì)了一款基于以太網(wǎng)的虛擬邏輯分析儀。采用FPGA作為核心處理器,通過Verilog邏輯語言實(shí)現(xiàn)輸入信號(hào)的采樣、觸發(fā)控制、存儲(chǔ)等,最終通過串口或者以太網(wǎng)實(shí)現(xiàn)本地及遠(yuǎn)端的信號(hào)檢測。經(jīng)測試系統(tǒng)運(yùn)行穩(wěn)定,工作狀況良好。
          • 關(guān)鍵字: 測試測量  邏輯分析儀  FPGA  201302  
          共7012條 203/468 |‹ « 201 202 203 204 205 206 207 208 209 210 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();