<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> rf-fpga

          超越摩爾定律 Xilinx全球首發(fā)堆疊硅片互聯(lián)技術(shù)

          • 日前,全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù),即通過在單個(gè)封裝中集成多個(gè) FPGA 芯片,實(shí)現(xiàn)突破性的容量、帶寬和功耗優(yōu)勢(shì),以滿足那些需要高密度晶體管和邏輯,以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。通過采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù),賽靈思28nm 7系列FPGA目標(biāo)設(shè)計(jì)平臺(tái)所能滿足的的資源需求,是最大單芯片 FPGA 所能達(dá)到的兩倍。這種創(chuàng)新的平臺(tái)方法不僅使賽靈思突破了摩爾定律的界限,而且也為電子產(chǎn)品制造商系統(tǒng)的大規(guī)模集成提供了無
          • 關(guān)鍵字: 賽靈思  FPGA   

          賽靈思SSI技術(shù)為FPGA帶來全新密度、帶寬和功耗優(yōu)勢(shì)

          • 可編程技術(shù)勢(shì)在必行——用更少的資源實(shí)現(xiàn)更多功能、隨時(shí)隨地降低風(fēng)險(xiǎn)、使用可編程硬件設(shè)計(jì)平臺(tái)快速開發(fā)差異化產(chǎn)品——驅(qū)使人們不斷探索能夠提供更大容量、更低功耗和更高帶寬的 FPGA 解決方案,用來創(chuàng)建目前 ASIC 和 ASSP 所能提供的系統(tǒng)級(jí)功能。
          • 關(guān)鍵字: 賽靈思  FPGA  

          賽靈思Virtex-7 2000T背景資料

          • 賽靈思現(xiàn)已向客戶推出世界最大容量的 FPGA:Virtex-7 2000T。這款包含 68 億個(gè)晶體管的FPGA具有 1,954,560 個(gè)邏輯單元,容量相當(dāng)于市場(chǎng)同類最大28nm FPGA 的兩倍。這是賽靈思采用臺(tái)積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA,更重要的是,這也是世界第一個(gè)采用堆疊硅片互聯(lián) (SSI) 技術(shù)(該技術(shù)是賽靈思致力于實(shí)現(xiàn)3D IC 的方法)的商用FPGA(參見 Xcell 雜志第 74 期的封面報(bào)道)。
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7 2000T  

          堆疊硅片互聯(lián)技術(shù)的可行性

          • 1. 概要   為盡早推出 28nm 高容量 FPGA 產(chǎn)品,賽靈思 (Xilinx) 通過以下工作滿足了關(guān)鍵需求:
          • 關(guān)鍵字: 賽靈思  FPGA  

          FAQ-堆疊硅片互聯(lián)技術(shù)問題解答

          • 1. 賽靈思今天宣布推出什么產(chǎn)品?   賽靈思采用了稱之為“堆疊硅片互聯(lián)技術(shù)”的 3D 封裝方法,該技術(shù)采用無源芯片中介層、微凸塊和硅通孔 (TSV)技術(shù),實(shí)現(xiàn)了多芯片可編程平臺(tái)。對(duì)于那些需要高密度晶體管和邏輯、以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用而言,這些28nm平臺(tái)和單芯片方法相比,將提供更大的容量,更豐富的資源,并顯著降低功耗。
          • 關(guān)鍵字: 賽靈思  FPGA  

          Virtex-7 2000T與SSI技術(shù)常見問題解答

          • 賽靈思推出世界最大容量 FPGA,將業(yè)界晶體管數(shù)量紀(jì)錄翻了一番
          • 關(guān)鍵字: 賽靈思  Virtex-7 2000T FPGA  SSI  

          FAQ-賽靈思7系列FPGA常見問題解答

          • 賽靈思 (Xilinx) 宣布推出的是其 7 系列 FPGA,這一全新的產(chǎn)品系列建立在業(yè)界最低功耗和業(yè)界唯一一款可滿足從低成本到超高端不同產(chǎn)品系列擴(kuò)展的統(tǒng)一 FPGA 架構(gòu)之上。全新的 28nm Artix?-7、Kintex?-7 和 Virtex?-7 系列將功耗效率、性能/容量以及性價(jià)比等方面的突破性創(chuàng)新技術(shù)與無與倫比的可擴(kuò)展性和生產(chǎn)率完美結(jié)合在一起,大大加強(qiáng)了賽靈思目標(biāo)設(shè)計(jì)平臺(tái)的戰(zhàn)略優(yōu)勢(shì),從而使更廣泛的用戶社群、市場(chǎng)和應(yīng)用都能更方便地利用可編程邏輯。
          • 關(guān)鍵字: 賽靈思  FPGA  

          基于射頻RF技術(shù)的魚塘溶解氧無線監(jiān)控系統(tǒng)的探討

          • RF(Radio Frequency)專指具有一定波長可用于無線電通信的電磁波,電磁波可由其頻率表述為:KHz(千赫),MHz(兆赫)及GHz(千兆赫);其頻率范圍為VLF(極低頻)也即10-30KHz至EHF(極高頻)也即30-300GHz。RF(射頻)技術(shù)被廣泛
          • 關(guān)鍵字: 無線  監(jiān)控系統(tǒng)  探討  溶解  魚塘  射頻  RF  技術(shù)  基于  

          基于FPGA的AMLCD控制器的設(shè)計(jì)

          • 飛機(jī)座艙圖形顯示系統(tǒng)已發(fā)展到第六代,即采用有源矩陣彩色液晶顯示器AMLCD(ActiveMatrixLiquidCrystalDisplay)。當(dāng)前高分辨率的軍用AMLCD顯示模塊還只能依靠進(jìn)口,且控制電路板須安裝在該顯示模塊提供的機(jī)箱內(nèi)。這
          • 關(guān)鍵字: AMLCD  FPGA  控制器    

          FAQ-賽靈思28nm FPGA常見問題解答

          • 1、什么是賽靈思7系列產(chǎn)品?   賽靈思7系列三款FPGA基于高性能,低功耗HPL28nm工藝,且建立在行業(yè)最低功耗和唯一統(tǒng)一架構(gòu)之上,可以提供突破性的功耗,性能及設(shè)計(jì)可移植性。這種創(chuàng)新的架構(gòu)使得設(shè)計(jì)方案可以在7系列的三大產(chǎn)品Artix-7, Kintex-7以及 Virtex-7方便的進(jìn)行移植。系統(tǒng)制造商可以非常容易的成功實(shí)現(xiàn)規(guī)模設(shè)計(jì)以滿足市場(chǎng)需求,同時(shí)降低成本和功耗,增加系統(tǒng)性能和容量。采用AMBA4 AXI4 作為互聯(lián)支持即插即用FPGA設(shè)計(jì),IP復(fù)用進(jìn)一步提高了生產(chǎn)率,可移植性以及精確性。
          • 關(guān)鍵字: 賽靈思  FPGA  Zynq-7000   

          FAQ-Virtex-7HT常見問題解答

          • 1. 賽靈思將發(fā)布內(nèi)容是什么?   賽靈思將發(fā)布 Virtex-7 HT FPGA,該產(chǎn)品在單片 FPGA 中集成了業(yè)界最多數(shù)量的串行收發(fā)器—16個(gè) 28Gbps 和72個(gè) 13.1Gbps 串行收發(fā)器,能夠滿足 100Gbps 和 400Gbps 帶寬應(yīng)用的需要。如欲觀看賽靈思 28Gbps 收發(fā)器的演示視頻,請(qǐng)?jiān)L問:http://www.xilinx.com/cn/28gbps。 在該視頻中,信號(hào)完整性專家 Howard Johnson 博士對(duì) Virtex-7 HT FPGA 的 28Gbps
          • 關(guān)鍵字: Xilinx  Virtex-7 HT FPGA  

          基于FPGA實(shí)現(xiàn)VLIW微處理器

          • 超長指令字VLIW微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)。VLIW微處理器的最大優(yōu)點(diǎn)是簡化了處理器的結(jié)構(gòu),刪除了處理器內(nèi)部許多復(fù)雜的控制電路,它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù),并把這些機(jī)器指令均勻地分
          • 關(guān)鍵字: FPGA  VLIW  微處理器    

          基于FPGA的并行掃頻DDS的實(shí)現(xiàn)

          • DDS同 DSP(數(shù)字信號(hào)處理)一樣,是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比,DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn),廣
          • 關(guān)鍵字: FPGA  DDS  并行    

          一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

          • 快速精確的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的精度和計(jì)算能力, 研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn), 并通過改進(jìn)算法減小了誤差, 使誤差精度達(dá)到10--4 數(shù)量級(jí)。并在X ili
          • 關(guān)鍵字: FPGA  浮點(diǎn)  反正切  函數(shù)    

          MELP混合線性碼激勵(lì)的FPGA實(shí)現(xiàn)的系統(tǒng)框架介紹

          • 利用語音編碼技術(shù)可有效降低信息存儲(chǔ)量、提高信道利用率。混合激勵(lì)線性預(yù)測(cè)(MELP)語音編碼算法能在較低碼率下提供較高的語音質(zhì)量、自然度和清晰度,已成為美國國防部新的2.4 Kb/s的語音編碼標(biāo)準(zhǔn)。語音編碼技術(shù)在當(dāng)今
          • 關(guān)鍵字: MELP  FPGA  線性  激勵(lì)    
          共7012條 265/468 |‹ « 263 264 265 266 267 268 269 270 271 272 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();