<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> rf-fpga

          新型的FPGA器件將支持多樣化AI/ML創(chuàng)新進(jìn)程

          • 近日舉辦的GTC大會把人工智能/機器學(xué)習(xí)(AI/ML)領(lǐng)域中的算力比拼又帶到了一個新的高度,這不只是說明了通用圖形處理器(GPGPU)時代的來臨,而是包括GPU、FPGA和NPU等一眾數(shù)據(jù)處理加速器時代的來臨,就像GPU以更高的計算密度和能效勝出CPU一樣,各種加速器件在不同的AI/ML應(yīng)用或者細(xì)分市場中將各具優(yōu)勢,未來并不是只要貴的而是更需要對的。此次GTC上新推出的用于AI/ML計算或者大模型的B200芯片有一個顯著的特點,它與傳統(tǒng)的圖形渲染GPU大相徑庭并與上一代用于AI/ML計算的GPU很不一樣。
          • 關(guān)鍵字: FPGA  AI  ML  Achronix  

          為何在RF設(shè)計中理解波反射非常重要?

          • 在低頻下工作的普通電路與針對RF頻率設(shè)計的電路之間的關(guān)鍵區(qū)別在于它們的電氣尺寸。RF設(shè)計可采用多種波長的尺寸,導(dǎo)致電壓和電流的大小和相位隨元件的物理尺寸而變化。這為RF電路的設(shè)計和分析提供了一些基礎(chǔ)的核心原理特性?;靖拍詈托g(shù)語假設(shè)以任意負(fù)載端接傳輸線路(例如同軸電纜或微帶線),并定義波量a和b,如圖1所示。圖1.以單端口負(fù)載端接匹配信號源的傳輸線路。這些波量是入射到該負(fù)載并從該負(fù)載反射的電壓波的復(fù)振幅。我們現(xiàn)在可以使用這些量來定義電壓反射系數(shù)Γ,它描述了反射波的復(fù)振幅與入射波復(fù)振幅的比值:反射系數(shù)也可以
          • 關(guān)鍵字: ADI  RF  波反射  

          AMD 推出 Spartan UltraScale+ 系列,專為成本敏感型邊緣應(yīng)用打造

          • 2024 年 3 月 5 日,加利福尼亞州圣克拉拉—— AMD(超威,納斯達(dá)克股票代碼:AMD)宣布推出 AMD Spartan? UltraScale+? FPGA 系列,這是廣泛的 AMD 成本優(yōu)化型 FPGA 和自適應(yīng) SoC 產(chǎn)品組合的最新成員。Spartan UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能,在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來業(yè)界極高的 I/O 邏輯單元比,較之前代產(chǎn)品可帶來高達(dá) 30% 的總功耗下降1,同時還涵蓋 AMD
          • 關(guān)鍵字: FPGA  Spartan  UltraScale  

          全新 Spartan UltraScale+ FPGA 系列 - 以小型封裝實現(xiàn)高 I/O 和低功耗

          • 在構(gòu)建嵌入式應(yīng)用的過程中,硬件設(shè)計人員長期以來面臨著艱難的取舍,為推動產(chǎn)品快速上市,他們必須在成本、I/O 數(shù)量和邏輯密度要求之間達(dá)成平衡。我們非常高興地宣布一款解決方案讓這種取舍自此成為歷史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列帶來出色的 I/O 邏輯單元比、低功耗以及強大的安全功能,同時兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在價格、功耗、功能和尺寸之間取得了良好的平衡,為我們的成本優(yōu)化型產(chǎn)品組合提供有力補充
          • 關(guān)鍵字: AMD  UltraScale  FPGA  

          羅德與施瓦茨與索尼半導(dǎo)體以色列(Sony)合作,達(dá)成了3GPP Rel. 17 NTN NB-IoT RF性能驗證的行業(yè)里程碑

          • 羅德與施瓦茨與索尼半導(dǎo)體以色列(Sony)合作,達(dá)成了3GPP Rel. 17 NTN NB-IoT RF性能驗證的行業(yè)首次里程碑。他們還成功驗證了基于PCT的測試用例。兩項工作都有助于NTN NB-IoT技術(shù)的市場就緒。在2024年巴塞羅那世界移動通信大會上,羅德與施瓦茨將在其展臺上展示與Sony的Altair NTN Release 17 IoT設(shè)備一起進(jìn)行NTN NB-IoT測試的實時演示。與Sony的合作中,羅德與施瓦茨成功驗證了Sony的Altair設(shè)備的NTN NB-IoT功能。使用羅德與施瓦
          • 關(guān)鍵字: 羅德與施瓦茨  索尼  3GPP Rel. 17  NB-IoT  RF  

          第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰(zhàn)

          • 預(yù)計到2028年,物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上,處理能力需求也將同步增長。設(shè)備數(shù)量的激增會推動產(chǎn)生對于更高數(shù)量I/O的需求、對更通用I/O的需求,以及對于邊緣端安全解決方案的需求;處理能力需求的提升則需要更強且更有效率的處理器,這些需求的驅(qū)動下,經(jīng)濟(jì)型FPGA迎來了全新的市場發(fā)展機遇。 作為經(jīng)濟(jì)型FPGA的經(jīng)典系列,從1998年Spartan FPGA首發(fā)以來持續(xù)推動著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機器人和宇航探索等很多突破性的進(jìn)展,特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場景。在總結(jié)Sp
          • 關(guān)鍵字: Spartan  FPGA  智能邊緣  

          Achronix以創(chuàng)新FPGA技術(shù)推動智能汽車與先進(jìn)出行創(chuàng)新

          • 全球領(lǐng)先的高性能現(xiàn)場可編程門陣列(FPGA)和嵌入式FPGA(eFPGA)半導(dǎo)體知識產(chǎn)權(quán)(IP)提供商Achronix Semiconductor公司宣布,該公司參加了由私募股權(quán)和風(fēng)險投資公司Baird Capital舉辦的“Baird車技術(shù)與出行大會(Baird Vehicle Technology & Mobility Conference)”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者,共同推動更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車、自動駕駛、ADAS和其他先進(jìn)出行方式。Bai
          • 關(guān)鍵字: Achronix  FPGA  智能汽車  

          英特爾成立獨立FPGA公司Altera

          • 3月1日,英特爾宣布,成立全新的FPGA(現(xiàn)場可編程門陣列)半導(dǎo)體公司Altera,并計劃在未來兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解,2015年,英特爾斥資167億美元收購Altera,也是迄今為止該公司最大額的并購交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具,同時也加強了供應(yīng)鏈的韌性,以在FPGA市場繼續(xù)保持領(lǐng)先地位。英特爾表示,Altera的產(chǎn)品組合將更加多元化,包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運算、數(shù)據(jù)中心、工業(yè)自動化、通
          • 關(guān)鍵字: 英特爾  FPGA  

          英特爾宣布成立全新獨立運營的FPGA公司——Altera

          • 今天,英特爾宣布成立全新獨立運營的FPGA公司——Altera。在FPGA Vision線上研討會期間,首席執(zhí)行官Sandra Rivera和首席運營官Shannon Poulin進(jìn)行了分享,展示其在超過550億美元的市場中保持領(lǐng)先性的戰(zhàn)略規(guī)劃,強調(diào)將通過打造集成AI功能的FPGA等舉措,進(jìn)一步豐富公司的產(chǎn)品組合,同時亦表明將持續(xù)助力客戶應(yīng)對不斷增加的挑戰(zhàn)。會上,Altera也作為新公司的品牌正式對外公布。Altera首席執(zhí)行官Sandra Rivera表示,“現(xiàn)階段,客戶正面臨日益復(fù)雜的技術(shù)挑戰(zhàn),而我們
          • 關(guān)鍵字: 英特爾  FPGA  Altera  

          CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

          • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀(jì)70年代,是在專用集成電路(ASIC)的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件,是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺,其主要特點就是完全由用戶通過軟件進(jìn)行配置和編程,從而完成某種特定的功能,且可以反復(fù)擦寫。在修改和升級PLD時,不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設(shè)計工作成為軟件開發(fā)工作,縮短了系統(tǒng)設(shè)計的周期,提高了實現(xiàn)的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產(chǎn)業(yè)規(guī)模
          • 關(guān)鍵字: FPGA  CPLD  

          淺談因電遷移引發(fā)的半導(dǎo)體失效

          • 前言半導(dǎo)體產(chǎn)品老化是一個自然現(xiàn)象,在電子應(yīng)用中,基于環(huán)境、自然等因素,半導(dǎo)體在經(jīng)過一段時間連續(xù)工作之后,其功能會逐漸喪失,這被稱為功能失效。半導(dǎo)體功能失效主要包括:腐蝕、載流子注入、電遷移等。其中,電遷移引發(fā)的失效機理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個電子管誕生以來,電子產(chǎn)品與人類的聯(lián)系越來越緊密,特別是進(jìn)入21世紀(jì)以來,隨著集成電路的飛速發(fā)展,人們對電子產(chǎn)品的需求也變得愈加豐富。隨著電子
          • 關(guān)鍵字: 電遷移  半導(dǎo)體失效  世健  Microchip  Flash FPGA  

          2024年FPGA將如何影響AI?

          • 隨著新一年的到來,科技界有一個話題似乎難以避開:人工智能。事實上,各家公司對于人工智能談?wù)摰萌绱酥?,沒有熱度才不正常!在半導(dǎo)體領(lǐng)域,大部分對于AI的關(guān)注都集中在GPU或?qū)S肁I加速器芯片(如NPU和TPU)上。但事實證明,有相當(dāng)多的組件可以直接影響甚至運行AI工作負(fù)載。FPGA就是其中之一。對于那些了解FPGA靈活性和可編程性的人來說,這并不令人驚訝,但對許多其他人來說,這兩者之間的聯(lián)系可能并不明顯。問題的關(guān)鍵在于通過軟件讓一些經(jīng)典的AI開發(fā)工具(如卷積神經(jīng)網(wǎng)絡(luò)(CNN))針對FPGA支持的可定制電路設(shè)
          • 關(guān)鍵字: FPGA  AI  萊迪思  

          Verilog HDL基礎(chǔ)知識9之代碼規(guī)范示例

          • 2.Verilog HDL 代碼規(guī)范 模板示例//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights reserved // //   File name    
          • 關(guān)鍵字: FPGA  verilog HDL  代碼規(guī)范  

          Verilog HDL基礎(chǔ)知識9之代碼規(guī)范

          • 1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個版塊的開頭一定要使用統(tǒng)一的文件頭,其中包括作者名,模塊名,創(chuàng)建日期,概要,更改記錄,版權(quán)等必要信息。 統(tǒng)一使用以下的文件頭:其中*為必需的項目//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights&nbs
          • 關(guān)鍵字: FPGA  verilog HDL  代碼規(guī)范  

          詳解CPLD/FPGA架構(gòu)與原理

          • 可編程邏輯器件(Programmable Logic Device,PLD)起源于20世紀(jì)70年代,是在專用集成電路(ASIC)的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件,是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺,其主要特點就是完全由用戶通過軟件進(jìn)行配置和編程,從而完成某種特定的功能,且可以反復(fù)擦寫。在修改和升級PLD時,不需額外地改變PCB電路板,只是在計算機上修改和更新程序,使硬件設(shè)計工作成為軟件開發(fā)工作,縮短了系統(tǒng)設(shè)計的周期,提高了實現(xiàn)的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞,形成了巨大的PLD產(chǎn)業(yè)規(guī)模
          • 關(guān)鍵字: CPLD  FPGA  架構(gòu)  
          共7012條 3/468 « 1 2 3 4 5 6 7 8 9 10 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();