<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> rf-fpga

          采用FPGA實現(xiàn)脈動陣列

          • 微電子學(xué)的發(fā)展徹底改變了計算機(jī)的設(shè)計:集成電路技術(shù)增加了能夠安裝到單個芯片中的元器件數(shù)目及其復(fù)雜度。因此,采用這種技術(shù)可以構(gòu)建低成本、專用的外圍器件,從而迅速地解決復(fù)雜的問題。
          • 關(guān)鍵字: FPGA  脈動  陣列    

          基于AD9430的數(shù)據(jù)采集系統(tǒng)設(shè)計

          • 摘   要:本文介紹了高速ADC AD9430的功能,詳細(xì)說明了使用高速FPGA來控制AD9430構(gòu)成高速(140MSPS)、高精度(12位)數(shù)據(jù)采集系統(tǒng)的設(shè)計方法,并給出了具體實現(xiàn)的系統(tǒng)框圖和測試結(jié)果。關(guān)鍵詞:數(shù)據(jù)采集;FPGA;AD9430引言結(jié)合實際任務(wù)的要求,本文提出了一種基于AD9430的高速數(shù)據(jù)采集系統(tǒng),主要用于采集雷達(dá)回波。在這個系統(tǒng)中,選用高速邏輯器件控制A/D轉(zhuǎn)換和FIFO存儲,同時通過FPDP(Front Panel Data Port)總線將采集的數(shù)據(jù)發(fā)送出去。由
          • 關(guān)鍵字: AD9430  FPGA  數(shù)據(jù)采集  

          基于FPGA的非對稱同步FIFO設(shè)計

          • 摘    要:本文在分析了非對稱同步FIFO的結(jié)構(gòu)特點及其設(shè)計難點的基礎(chǔ)上,采用VHDL描述語言,并結(jié)合FPGA,實現(xiàn)了一種非對稱同步FIFO的設(shè)計。關(guān)鍵詞:非對稱同步FIFO;VHDL;FPGA;DLL;BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件,可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用,例如在某數(shù)據(jù)采集和處理系統(tǒng)中,需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU,但是由于目前同步FIFO器件的輸入與輸
          • 關(guān)鍵字: BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

          基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

          • 摘    要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案,并詳細(xì)介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設(shè)計的鎖相環(huán)進(jìn)行計算機(jī)仿真和硬件測試,表明該方案確實可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞:數(shù)字鎖相環(huán)(DPLL);捕獲時間;FPGA;VHDL引言捕獲時間是鎖相環(huán)的一個重要參數(shù),指的是鎖相環(huán)從起始狀態(tài)到達(dá)鎖定狀態(tài)所需時間。在一些系統(tǒng)中,如跳頻通信系統(tǒng),由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達(dá)上萬次),要求鎖相環(huán)能夠?qū)π盘栂辔豢焖俨东@。因此
          • 關(guān)鍵字: FPGA  VHDL  捕獲時間  數(shù)字鎖相環(huán)(DPLL)  

          集系統(tǒng)級FPGA芯片XCV50E的結(jié)構(gòu)與開發(fā)

          • VirtexE系列是XILINX公司生產(chǎn)的新型FPGA芯片,可用來進(jìn)行數(shù)十萬邏輯門級的系統(tǒng)設(shè)計和百兆赫茲級的高速電路設(shè)計。
          • 關(guān)鍵字: FPGA  50E  XCV  50    

          基于FPGA的光柵尺信號智能接口模塊

          • 介紹了一種基于ALTERA公司大規(guī)??删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細(xì)分、辨向電路、計數(shù)電路、接口處理電路的設(shè)計原理,風(fēng)時給出了詳細(xì)的電路和仿真波形。
          • 關(guān)鍵字: FPGA  光柵  信號  模塊    

          基于FPGA的同步測周期高精度數(shù)字頻率計的設(shè)計

          • 摘    要:本文介紹了一種同步測周期計數(shù)器的設(shè)計,并基于該計數(shù)器設(shè)計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的VHDL編碼,并對頻率計的FPGA實現(xiàn)進(jìn)行了仿真驗證,給出了測試結(jié)果。關(guān)鍵詞:頻率計;VHDL;FPGA;周期測量 在現(xiàn)代數(shù)字電路設(shè)計中,采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計出各種復(fù)雜的時序和邏輯電路,具有設(shè)計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA,采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設(shè)計。 圖1 同步測周期計數(shù)器
          • 關(guān)鍵字: FPGA  VHDL  頻率計  周期測量  

          TPMS設(shè)計方案的思考

          • 摘    要:本文介紹了TPMS的總體設(shè)計方案和主要部件的功能,并就器件的選擇及設(shè)計細(xì)節(jié)給出了若干建議。關(guān)鍵詞:TPMS;壓力/溫度傳感器模塊;ASK/FSK;RF Tx/Rx引言汽車輪胎壓力監(jiān)測系統(tǒng)(TPMS)主要用于汽車行駛時對輪胎氣壓進(jìn)行實時的自動監(jiān)測,對輪胎漏氣和低氣壓進(jìn)行報警,以保障行車安全。目前,TPMS 主要分為兩種類型,一種是WSB TPMS(又稱間接式 TPMS ),這種系統(tǒng)是通過汽車 ABS 系統(tǒng)的輪速傳感器來比較輪胎之間的轉(zhuǎn)速差別,以達(dá)到監(jiān)視胎壓的目的。
          • 關(guān)鍵字: ASK/FSK  RF  Tx/Rx  TPMS  壓力/溫度傳感器模塊  模塊  

          軟體當(dāng)家的硬體設(shè)計走向

          • 在過去,想獲得更隹的嵌入式產(chǎn)品功能,設(shè)計者想到的不二法門往往是采用更新一代的晶片制程技術(shù),要不然,這樣的硬體設(shè)計取向至少能提供更小的尺寸,或更低的成本,而維持一定的功能水準(zhǔn)
          • 關(guān)鍵字: 嵌入式  FPGA  DSP  

          Cyclone II FPGA滿足低成本大批量應(yīng)用需求

          • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,邏輯容量大了三倍多,可滿足低成本大批量應(yīng)用需求。 市場驅(qū)動力   隨著低復(fù)雜度FPGA器件成本的不斷下降,具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性,在數(shù)字消費(fèi)市場上的應(yīng)用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片,在全球擁有3,000多位客戶,對大批量低成本數(shù)字消費(fèi)市場有著巨大的影響,該市場消納了三分之一的器件
          • 關(guān)鍵字: FPGA  嵌入式  

          RF MICRO DEVICES 宣布 POLARISTM 2 TOTAL RADIOTM解決方案

          • 無線通信應(yīng)用領(lǐng)域的領(lǐng)先專用射頻集成電路(RFIC)供應(yīng)商RF Micro Devices, Inc.公司(Nasdaq股市代號: RFMD)宣布了其 POLARISTM 2 TOTAL RADIOTM 解決方案的生產(chǎn)供貨情況。由 RFMD 的 POLARIS 2 收發(fā)器和 RFMD 業(yè)界領(lǐng)先的 PowerStar® 功率放大器模塊組成的 RFMD 高整合度 POLARIS 2 收發(fā)器可支持四個頻帶 (850、900、800、1900MHz),并可執(zhí)行 GSM、GPRS 和 EDGE 蜂窩手機(jī)的所有
          • 關(guān)鍵字: RF  

          基于FPGA的HDLC轉(zhuǎn)E1傳輸控制器的實現(xiàn)

          • 摘    要:本文介紹了一種用FPGA實現(xiàn)的HDLC轉(zhuǎn)E1的協(xié)議控制器,能實現(xiàn)將速率為N
          • 關(guān)鍵字: E1  FPGA  HDLC  幀結(jié)構(gòu)  

          RF 功率控制電路的電壓級設(shè)定

          • 2004年7月B版   典型的現(xiàn)代通信信號鏈由發(fā)射和接收端組成,兩個部分都需要RF(射頻)功率監(jiān)測和控制(圖1)。目前,在兩部分電路中,RF功率的監(jiān)測通常都采用將功率監(jiān)測和基于基準(zhǔn)電壓設(shè)定點的自動增益控制(AGC)技術(shù)結(jié)合起來的技術(shù)。接收端的信號監(jiān)測往往是在中頻(IF)完成的,而發(fā)射端的功率監(jiān)測則可以在RF 或IF部分完成。兩種最常見的方法是給控制鏈(往往在中頻)添加一個可變增益放大器(variable-gain amplifier,VGA),或者通過調(diào)節(jié)功率放大器(PA)的偏壓直接對RF信號進(jìn)行控制。
          • 關(guān)鍵字: RF專題  RF  IF  

          嵌入式系統(tǒng)中FPGA的被動串行配置方式

          • 嵌入式系統(tǒng)中FPGA的被動串行配置方式,介紹一種在嵌放式系統(tǒng)中使用微處理器被動串行配置方式實現(xiàn)對FPGA配置的方案,將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中,利用微處理器的I/O口產(chǎn)生配置時序,省去配置器件;討論FPGA的各種配置方式及各種配置文件的使用。
          • 關(guān)鍵字: 配置  方式  串行  被動  系統(tǒng)  FPGA  嵌入式  

          數(shù)字頻率合成器的FPGA實現(xiàn)

          • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點,給出了用ACEX 1K系列器件EP1K10TC144-1實現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計思路、電路結(jié)構(gòu)和仿真結(jié)果。
          • 關(guān)鍵字: FPGA  數(shù)字頻率合成器    
          共7038條 465/470 |‹ « 461 462 463 464 465 466 467 468 469 470 »

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();