verilog 文章進入verilog 技術社區(qū)

NMPSM3軟處理器

NMPSM3概述在UCSC擴展學院上了第一門FPGA課后，我對這些設備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設計知識，可以構建自己的簡單處理器。在了解了KCPSM（nanoblaze）之后，我開始構建自己的處理器，并將其稱為NMPSM（Nick Mikstas可編程狀態(tài)機）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內部結構也完全不同。NMPSM3是具有四個獨立中斷和一個復位的16位處
關鍵字： NMPSM3 FPGA Verilog

用FPGA實現各種數字濾波器

FPGA濾波器實施概述本篇部分內容來自網站FPGA濾波器實現的一些項目，源于一位在校學生的學習和設計- 了解并在FPGA上實現幾種類型的數字濾波器器，設計的所有濾波器均為15階濾波器，并使用16位定點數學運算，該學生有一篇PPT可供參考：FPGA濾波器實現研究項目期間創(chuàng)建的Verilog源文件如下。FIR濾波器FIR濾波器是四個濾波器中最簡單、最快的，它利用了預加器的對稱性，而且使用加法器樹來最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關鍵字： FPGA 濾波器 Verilog

Verilog HDL基礎知識9之代碼規(guī)范示例

2.Verilog HDL 代碼規(guī)范模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
關鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎知識9之代碼規(guī)范

1.RTL CODE 規(guī)范1.1標準的文件頭在每一個版塊的開頭一定要使用統一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權等必要信息。統一使用以下的文件頭：其中*為必需的項目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
關鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎知識8之綜合語句

可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時應注意以下要點：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數不確定的循環(huán)語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關鍵路徑的設計，一般不采用調用門級元件來描述設計的方法，建議采用行為語句來完成設計。8.用always過程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內部寄存器都應該能夠被復位，在使用FPGA實現設計時，應盡量使
關鍵字： FPGA verilog HDL 綜合語句

Verilog HDL基礎知識7之模塊例化

Verilog使用模塊（module）的概念來代表一個基本的功能塊。一個模塊可以是一個元件，也可以是低層次模塊的組合。常用的設計方法是使用元件構建在設計中多個地方使用的功能塊，以便進行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調用，但隱藏了內部的實現細節(jié)。這樣就使得設計者可以方便地對某個模塊進行修改，而不影響設計的其他部分。在verilog中，模塊聲明由關鍵字module開始，關鍵字endmodule則必須出現在模塊定義的結尾。每個模塊必須具有一個模塊名，由它唯一地標識這個模塊。模塊的端口列表則描述
關鍵字： FPGA verilog HDL 模塊例化

Verilog HDL基礎知識6之語法結構

雖然 Verilog 硬件描述語言有很完整的語法結構和系統，這些語法結構的應用給設計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語法結構是不能與實際硬件電路對應起來的，比如 for 循環(huán)，它是不能映射成實際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉化為相應的電路結構。因此，我們常用可綜合語句來描述數字硬件電路。(2) 所
關鍵字： FPGA verilog HDL 語法結構

Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。例子阻塞賦值語句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行為語句必須放在 initial 或 always 塊內部 initial begin x
關鍵字： FPGA verilog HDL 阻塞賦值非阻塞賦值

Verilog HDL基礎知識4之wire & reg

簡單來說硬件描述語言有兩種用途：1、仿真，2、綜合。對于wire和reg，也要從這兩個角度來考慮。\從仿真的角度來說，HDL語言面對的是編譯器（如Modelsim等），相當于軟件思路。這時： wire對應于連續(xù)賦值，如assignreg對應于過程賦值，如always，initial\從綜合的角度來說，HDL語言面對的是綜合器（如DC等），要從電路的角度來考慮。這時：1、wire型的變量綜合出來一般是一根導線；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b
關鍵字： FPGA verilog HDL wire reg

Verilog HDL基礎知識3之抽象級別

Verilog可以在三種抽象級別上進行描述：行為級模型、RTL級模型和門級模型。行為級（behavior level）模型的特點如下。1、它是比較高級的模型，主要用于testbench。2、它著重于系統行為和算法描述，不在于系統的電路實現。3、它不可以綜合出門級模型。4、它的功能描述主要采用高級語言結構，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級（register tr
關鍵字： FPGA verilog HDL 抽象級別

Verilog HDL基礎知識2之運算符

Verilog HDL 運算符介紹算術運算符首先我們介紹的是算術運算符，所謂算術邏輯運算符就是我們常說的加、減、乘、除等，這類運算符的抽象層級較高，從數字邏輯電路實現上來看，它們都是基于與、或、非等基礎門邏輯組合實現的，如下。/是除法運算，在做整數除時向零方向舍去小數部分。%是取模運算，只可用于整數運算，而其他操作符既可用于整數運算，也可用于實數運算。例子：我們在生成時鐘的時候，必須需選擇合適的timescale和precision。當我們使用“PERIOD/2”計算延遲的時候，必須保證除法不會舍棄小數部
關鍵字： FPGA verilog HDL 運算符

Verilog HDL簡介&基礎知識1

Verilog 是 Verilog HDL 的簡稱，Verilog HDL 是一種硬件描述語言（HDL：Hardware Description Language），硬件描述語言是電子系統硬件行為描述、結構描述、數據流描述的語言。利用這種語言，數字電路系統的設計可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然后，利用電子設計自動化（EDA)工具，逐層進行仿真驗證，再把其中需要變?yōu)閷嶋H電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用
關鍵字： FPGA verilog HDL EDA

使用Verilog來編程FPGA

FPGA是依賴數字邏輯的數字器件，計算機硬件使用的是數字邏輯，每一個計算，屏幕上每一個像素的呈現，音樂軌的每一個note都是使用數字邏輯構成的功能塊來實現的。雖然多數時候，數字邏輯是抽象的數學概念，而不是物理電子，邏輯門以及其它的數字邏輯器件則是由刻蝕在集成電路上的晶體管來實現的。對于FPGA來講，可以通過繪制邏輯門構成的電路，將這些門映射到FPGA的通用門上，并將它們連接起來以實現你設想的邏輯設計。另外一種方式是，使用Verilog（或其它的）硬件描述語言來實現邏輯。你依然可以購買能夠實現小數量邏
關鍵字： Verilog 編程 FPGA

Altera MAX10: 3-8譯碼器

在這個實驗里我們將學習如何用Verilog來實現組合邏輯。====硬件說明====組合邏輯電路是數字電路的重要部分，電路的輸出只與輸入的當前狀態(tài)相關的邏輯電路，常見的有選擇器、比較器、譯碼器、編碼器、編碼轉換等等。在本實驗里以最常見的3-8譯碼器為例說明如何用Verilog實現。3-8譯碼器的真值表如下：從前面的實驗可以知道，當FPGA輸出信號到LED為高電平時LED熄滅，反之LED變亮。同時我們可以以開關的信號模擬3-8譯碼器的輸入，這樣控制開關我們就能控制特定的LED變亮。====Verilog代碼=
關鍵字：組合邏輯 FPGA Lattice Diamond Verilog

Lattice MXO2: 3-8譯碼器

在這個實驗里我們將學習如何用Verilog來實現組合邏輯。硬件說明組合邏輯電路是數字電路的重要部分，電路的輸出只與輸入的當前狀態(tài)相關的邏輯電路，常見的有選擇器、比較器、譯碼器、編碼器、編碼轉換等等。在本實驗里以最常見的3-8譯碼器為例說明如何用Verilog實現。3-8譯碼器的真值表如下：從前面的實驗可以知道，當FPGA輸出信號到LED為高電平時LED熄滅，反之LED變亮。同時我們可以以開關的信號模擬3-8譯碼器的輸入，這樣控制開關我們就能控制特定的LED變亮。Verilog代碼// *****
關鍵字：組合邏輯 FPGA Lattice Diamond Verilog

共181條 1/13 1 2 3 4 5 6 7 8 9 10 » ›|

verilog 介紹

Verilog HDL是目前應用最為廣泛的硬件描述語言．Verilog HDL可以用來進行各種層次的邏輯設計，也可以進行數字系統的邏輯綜合，仿真驗證和時序分析等。　　Verilog HDL適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述．　　Verilog HDL進行設計最大的優(yōu)點是其工藝無關性．這使得工程師在功能設計，邏輯驗證階段可以不必過多考慮門級及工藝實現的具體細節(jié)， [ 查看詳細 ]