vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用

基于CPLD的異步ASI/SDI信號(hào)電復(fù)接光傳輸設(shè)備的設(shè)計(jì)使用了最新的ASI/SDI信號(hào)電復(fù)接/分接技術(shù)，可以實(shí)現(xiàn)兩路信號(hào)的時(shí)分復(fù)用傳輸，替代了以往以波分復(fù)用技術(shù)為基礎(chǔ)的多路異步信號(hào)傳輸模式，大大節(jié)省了生產(chǎn)成本，使產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力進(jìn)一步提高。
關(guān)鍵字： CPLD ASI SDI 信號(hào)電

0 引言　　8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線(xiàn)設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線(xiàn),8位數(shù)據(jù)端口,而PCI總線(xiàn)2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外,還有FRAME、IRDY、TRDY等
關(guān)鍵字：設(shè)計(jì) 解決方案接口 PCI CPLD 單片機(jī) 基于

按鍵開(kāi)關(guān)是電子設(shè)備實(shí)現(xiàn)人機(jī)對(duì)話(huà)的重要器件之一。由于大部分按鍵是機(jī)械觸點(diǎn)，在觸點(diǎn)閉合和斷開(kāi)時(shí)都會(huì)產(chǎn)生抖動(dòng)。為避免抖動(dòng)引起誤動(dòng)作造成系統(tǒng)的不穩(wěn)定，就要求消除按鍵的抖動(dòng)，確保按鍵每按一次只做一次響應(yīng)。
關(guān)鍵字：電路設(shè)計(jì) 仿真按鍵語(yǔ)言 VHDL 基于

DSP與CPLD的輸電線(xiàn)路局部氣象監(jiān)測(cè)裝置設(shè)計(jì),1 概述
輸電線(xiàn)路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線(xiàn)路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線(xiàn)路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定
關(guān)鍵字：監(jiān)測(cè) 裝置設(shè)計(jì) 氣象局部 CPLD 輸電線(xiàn)路 DSP

P89C669是PHILIPS半導(dǎo)體一款51MX(存儲(chǔ)器擴(kuò)展)內(nèi)核的微處理器，其指令執(zhí)行速度2倍于標(biāo)準(zhǔn)的80C51器件，線(xiàn)性地址經(jīng)擴(kuò)展后可支持高達(dá)8 MB的程序存儲(chǔ)器和8 MB的數(shù)據(jù)存儲(chǔ)器，這是他相對(duì)于標(biāo)準(zhǔn)51內(nèi)核的最大優(yōu)點(diǎn)。目前的單片
關(guān)鍵字：外部擴(kuò)展設(shè)備 CPLD 采用 P89C669 線(xiàn)性地址利用

晶體管圖示儀是電路設(shè)計(jì)中常用的電子儀器，它能夠顯示晶體管的輸入特性、輸出特性和轉(zhuǎn)移特性等多種曲線(xiàn)和參數(shù)。它不僅可以測(cè)量晶體二極管和三極管，還可以測(cè)量場(chǎng)效應(yīng)管、隧道二極管、單結(jié)晶體管、可控硅和光耦
關(guān)鍵字： CPLD 應(yīng)用于晶體管圖示儀

數(shù)據(jù)采集是對(duì)信號(hào)處理的重要手段。針對(duì)導(dǎo)引頭電壓的檢測(cè)需求，提出一種實(shí)時(shí)數(shù)據(jù)采集顯示系統(tǒng)設(shè)計(jì)方法，給出信號(hào)預(yù)處理電路，應(yīng)用可編程邏輯器件EPM7128SLC和8路模擬多路選擇器ADG508A實(shí)現(xiàn)采集信號(hào)的選通設(shè)計(jì)，介紹單片機(jī)80C196KB內(nèi)A／D轉(zhuǎn)換器在采集電路中的使用方法，使用雙端口存儲(chǔ)器IDT7130實(shí)現(xiàn)數(shù)據(jù)的雙機(jī)傳輸，在并口EPP模式下，采用WDM驅(qū)動(dòng)方式，完成采集數(shù)據(jù)實(shí)時(shí)讀取和顯示。通過(guò)實(shí)踐證明，該系統(tǒng)能夠滿(mǎn)足多通道電壓采集實(shí)時(shí)顯示要求，電路設(shè)計(jì)方法簡(jiǎn)單，可靠性高，且采集通道具有擴(kuò)展性。
關(guān)鍵字：顯示系統(tǒng) 設(shè)計(jì) 數(shù)據(jù)采集實(shí)時(shí) 單片機(jī) CPLD 基于

基于DSP的運(yùn)動(dòng)控制器的開(kāi)發(fā), 運(yùn)動(dòng)控制器是一種用于多種運(yùn)動(dòng)控制場(chǎng)合的上位控制單元，通常采用專(zhuān)業(yè)運(yùn)動(dòng)控制芯片或高速DSP來(lái)控制步進(jìn)電機(jī)或伺服電機(jī)。運(yùn)動(dòng)控制器與PC機(jī)構(gòu)成主從結(jié)構(gòu)。PC機(jī)負(fù)責(zé)人機(jī)交互界面的管理和控制系統(tǒng)的實(shí)時(shí)監(jiān)控工作；控制
關(guān)鍵字：開(kāi)發(fā) 控制器運(yùn)動(dòng) DSP 基于光學(xué)工程，運(yùn)動(dòng)控制器，DSP，CPLD

O 引言
信息存儲(chǔ)是信息科學(xué)研究的重要內(nèi)容之一。在信號(hào)處理、智能儀器及工業(yè)自動(dòng)控制等領(lǐng)域都存在著信息存儲(chǔ)的內(nèi)容。隨著技術(shù)的不斷發(fā)展，對(duì)數(shù)據(jù)信息存儲(chǔ)的速度要求越來(lái)越高，因此，數(shù)據(jù)高速存儲(chǔ)在系統(tǒng)設(shè)計(jì)過(guò)程
關(guān)鍵字： CPLD 高速存儲(chǔ)

1 引言
實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào)，必須使用基帶信號(hào)控制載波波形的某些參量，使得這些參量隨基帶信號(hào)的變化而變化，即正弦載波調(diào)制。數(shù)字通信系統(tǒng)有二進(jìn)制數(shù)字調(diào)制和多進(jìn)制調(diào)制兩種方式。而
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) 4PSK VHDL 基于 VHDL，4PSK，調(diào)制，解調(diào)

0 引言
在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時(shí)會(huì)產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從而導(dǎo)致系統(tǒng)無(wú)法正常運(yùn)行。在這種情況下
關(guān)鍵字： CPLD 光伏逆變器保護(hù) 電路設(shè)計(jì)