<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> virtex-5lxt

          基于Virtex-6 FPGA的三種串行通信協(xié)議測試及對比 (二)

          • FPGA模塊結(jié)構(gòu)如圖10所示。通過VIO控制模塊,可對包事務(wù)類型、包載荷、發(fā)送地址等參數(shù)進(jìn)行設(shè)置。本測試將包載荷設(shè)為256字節(jié),讀/寫內(nèi)存空間設(shè)為DSP的MSM(Multi-coreSharedMemory)空間。圖10SRIO2.0通信測...
          • 關(guān)鍵字: Virtex-6FPGA串行通信協(xié)  

          基于Virtex-6 FPGA的三種串行通信協(xié)議測試及對比(一)

          • 在高性能雷達(dá)信號處理機研制中,高速串行總線正逐步取代并行總線。業(yè)界廣泛使用的Xilinx公司Virtex-6系列FPGA支持多種高速串行通信協(xié)議,本文針對其中較為常用的Aurora8B/10B和PCIExpress2.0,SerialRapidIO2.0三...
          • 關(guān)鍵字: Virtex-6FPGA通信協(xié)  

          使用新型 Virtex FPGA 開發(fā)小型軟件無線電平臺:SFF SDR

          • SFF SDR(小型軟件定義無線電)開發(fā)平臺是一種模塊化的 RF/IF/基帶平臺(圖 1 和圖 2)。該平臺展示了 Xilinx 和德州儀器 (Texas Instruments, TI) 的最新芯片產(chǎn)品以及最新高級設(shè)計流程和軟件架構(gòu)。 這個平臺還為手持設(shè)備
          • 關(guān)鍵字: Virtex  FPGA  SFF  SDR    

          賽靈思FPGA受DLP數(shù)字影院投影儀青睞

          • 賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數(shù)字影院投影儀產(chǎn)品,均采用了賽靈思Virtexreg;-5 FPGA系列產(chǎn)品。DLP數(shù)字影院投影儀符合美國數(shù)字影院計劃(DCI1)標(biāo)準(zhǔn),擁有一系列優(yōu)異的
          • 關(guān)鍵字: FPGA  賽靈思  DLP  投影儀  Virtex  NEC  

          不同光纖收發(fā)器間(QSFP與GTH)通信研究與實現(xiàn)

          基于高速串行接口的雷達(dá)信號采集回放系統(tǒng)

          • 針對雷達(dá)現(xiàn)場中復(fù)雜多變的電磁信號難以及時分析處理,本文提出了一種基于高速串行接口的雷達(dá)中頻信號采集回放系統(tǒng)。該系統(tǒng)充分利用JESD204B高速串行接口和吉比特收發(fā)器,通過Xilinx Virtex FPGA芯片對其進(jìn)行控制,實現(xiàn)雷達(dá)中頻信號的高速、高精度、可靠、穩(wěn)定采集和回放,有效地解決了高速數(shù)據(jù)流并行傳輸時存在碼間串?dāng)_的問題。
          • 關(guān)鍵字: 高速串行接口  采集回放  Xilinx Virtex-6  201606  

          基于FPGA的軟件無線電平臺設(shè)計

          •   軟件無線電的出現(xiàn),是無線電通信從模擬到數(shù)字、從固定到移動后,由硬件到軟件的第三次變革。簡單地說,軟件無線電就是一種基于通用硬件平臺,并通 過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關(guān)鍵思想是,將AD(DA)盡可能靠近天線和用軟件來 完成盡可能多的無線電功能。   蜂窩移動通信系統(tǒng)已經(jīng)發(fā)展到第三代,3G系統(tǒng)進(jìn)入商業(yè)運行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方 面要求系統(tǒng)具有高度的靈活性和擴展升級能力,軟件無線電技術(shù)無疑是最好的解決方案。用ASI
          • 關(guān)鍵字: FPGA  Virtex-4  PowerPC  

          采用Virtex-5嵌入式三模以太網(wǎng)MAC進(jìn)行設(shè)計

          •   以太網(wǎng)是一個占據(jù)絕對優(yōu)勢的固線連接標(biāo)準(zhǔn)。Xilinx® Virtex™-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專用的以太網(wǎng)功能,它和 Virtex-5 RocketIO™ GTP收發(fā)器以及 SelectIO™ 技術(shù)相結(jié)合,能夠讓用戶與各種網(wǎng)絡(luò)設(shè)備進(jìn)行連接。在Virtex-5器件中,以太網(wǎng)MAC模塊作為一個硬件塊集成在FPGA內(nèi)部。   在Xilinx設(shè)計環(huán)境中,以太網(wǎng)MAC是一個庫原語,名為TEMAC。該原語包括一對10/100/1000 Mb
          • 關(guān)鍵字: Virtex-5  以太網(wǎng)  

          利用 Virtex-5 SXT 的高性能 DSP 解決方案

          •   二十多年來,F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強、快速的設(shè)計環(huán)境。早期的 DSP 設(shè)計人員發(fā)現(xiàn),可將一種可再編程的門海用于數(shù)字信號處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來,就可以利用大規(guī)模并行計算實現(xiàn)有效的濾波器算法。   在未加工頻率性能方面的損失,通過并行計算得到了彌補,而且得遠(yuǎn)大于失,可謂“失之東隅,收之桑榆”;由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時間的推移,乘法器和加法器的實施越來越高效。1998 年,Xilinx 順理
          • 關(guān)鍵字: Virtex-5  DSP   

          用于 Virtex-5 FPGA 的浮點接口

          •   本文介紹Virtex - 5 FXT FPGA系列浮點接口,賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設(shè)計的IP基礎(chǔ)知識。   點擊此處下載
          • 關(guān)鍵字: Virtex-5  FPGA  

          使用Virtex-5 FPGA實現(xiàn)LTE仿真器

          •   功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn),它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比,除采用高頻譜效率的射頻技術(shù)外,其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B,是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口,才能有效地測試LTE網(wǎng)絡(luò)元件。   這正是Prisma
          • 關(guān)鍵字: Virtex-5  FPGA  仿真器  

          基于Virtex-5的3.125G串行傳輸系統(tǒng)的設(shè)計與驗證

          •   1 引言   隨著電子系統(tǒng)的不斷發(fā)展,芯片間以及板間的數(shù)據(jù)傳輸需求也在不斷增長,傳統(tǒng)的單端并行數(shù)據(jù)傳輸模式早已不能滿足現(xiàn)在高帶寬應(yīng)用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出更是引起了業(yè)界對高速差分串行數(shù)據(jù)傳輸?shù)臒o限憧憬。為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數(shù)據(jù)吞吐量要求,本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機箱內(nèi)實現(xiàn)單對差分線進(jìn)
          • 關(guān)鍵字: FPGA  Virtex-5  

          基于Virtex-5平臺的真隨機數(shù)發(fā)生器的設(shè)計實現(xiàn)

          •   真隨機數(shù)發(fā)生器(TRNG)在統(tǒng)計學(xué)、信息安全等領(lǐng)域有著廣泛的應(yīng)用。在這些領(lǐng)域中,不僅要求數(shù)據(jù)序列分布均勻、彼此獨立,而且要求其具有不可預(yù)測性,能夠抵御針對隨機性的攻擊。B.Sunar,W.J.Martin和D.R.Stinson提出,真隨機數(shù)發(fā)生器的性能受3個因素的影響:熵源(Entropy Source),采集方式(Harvesting Mechanism)和后續(xù)處理(Post-Processing)。在電路系統(tǒng)中最常見的三種真隨機數(shù)產(chǎn)生方法為:1)直接放大法:放大電路中的電阻熱噪聲等物理噪聲,通過
          • 關(guān)鍵字: FPGA  Virtex-5  隨機數(shù)發(fā)生器  

          S2C展示基于Virtex-7 2000T 和Zynq的AXI-4原型驗證套件

          •        圖片說明:Xilinx亞太區(qū)渠道銷售總監(jiān)林世兆先生參加在CSIA-ICCAD 2014   并參觀相關(guān)合作伙伴的及客戶的展位。圖為其參觀業(yè)界領(lǐng)先的FPGA快速驗證解決方案提供商S2C 的展位。   S2C 公司展示的是基于Virtex-7 2000T 和Zynq 的AXI-4原型驗證套件。 該套件是為開發(fā)基于 ARM 的設(shè)備和應(yīng)用程序的工程師設(shè)計的。   林世兆先生對S2C 所展示的AXI-4套件非常欣賞,認(rèn)為其為基于ARM Cortex-A9 處理器開發(fā)的設(shè)計者提供
          • 關(guān)鍵字: Virtex-7  Zynq  ARM  

          基于Xilinx Virtex-6的高速DMA讀寫設(shè)計

          • 摘要 本設(shè)計在基于Xilinx Virtex-6 FPGA內(nèi)嵌PCI Express Core的基礎(chǔ)上,實現(xiàn)了由PCI Express板卡主動發(fā)起的DMA讀寫,可完成PC和PCI Express板卡之間數(shù)據(jù)的高速傳輸。該設(shè)計已經(jīng)在Xilinx評估板ML605上完成調(diào)試驗證,DMA寫內(nèi)存速度穩(wěn)定可達(dá)1 520 MB/s,滿足了高速存儲系統(tǒng)的要求。 隨著相控陣?yán)走_(dá)、超寬帶雷達(dá)、數(shù)字陣列雷達(dá)相繼地出現(xiàn),雷達(dá)的回波數(shù)據(jù)量在不斷地增加,因此對高速采集和大容量數(shù)據(jù)傳輸提出了越來越高的要求。早期基于PCI總線的高速數(shù)
          • 關(guān)鍵字: Xilinx  Virtex-6  
          共187條 2/13 « 1 2 3 4 5 6 7 8 9 10 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();