<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> virtex-7

          賽靈思 Virtex-6 HXT FPGA為光通信提供卓越的收發(fā)器性能

          •   全球可編程平臺領導廠商賽靈思公司 (Xilinx, Inc.  )宣布推出支持 40Gbps 和 100Gbps 線路卡的Virtex®-6 HXT FPGA,并可靈活配置各種網(wǎng)絡速率包括40Gbps、4x10Gbps、100Gbps 和 10x10Gbps 等。此外,憑借其市場領先的收發(fā)器時鐘抖動性能,Virtex-6 HXT FPGA還能滿足新一代通信設備長距離光纖網(wǎng)絡傳輸?shù)男枰覠o需昂貴的外部重定時器電路。   賽靈思已經(jīng)和Avago Technologies(安華高科技)
          • 關鍵字: Xilinx  FPGA  Virtex-6  

          SiTime為賽靈思FPGA評估套件提供可編程時鐘方案

          •   2010年9月15,美國加洲森尼韋爾市-全硅MEMS時鐘技術方案領導公司SiTime Corporation今天宣布賽靈思(Xilinx)在其Virtex®-6 FPGA ML605評估套件, Spartan®-6 FPGA SP601 和SP605 FPGA評估套件上導入了SiTime可編程全硅MEMS振蕩器。全球可編程平臺領導廠商賽靈思公司在這些評估套件中采用了SiTime的 SiT9102高性能差分振蕩器及各種規(guī)格組合的SiT8102可編程高性能振蕩器。   “賽靈
          • 關鍵字: Xilinx  Virtex  FPGA   

          一種基于FPGA的多時鐘片上網(wǎng)絡研究與設計

          • 在FPGA上設計一個高性能、靈活的、面積小的通信體系結構是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡...
          • 關鍵字: FPGA  片上網(wǎng)絡  多時鐘  通信  Virtex  

          采用Virtex-5嵌入式三模以太網(wǎng)MAC進行設計

          • 采用Virtex-5嵌入式三模以太網(wǎng)MAC進行設計, 以太網(wǎng)是一個占據(jù)絕對優(yōu)勢的固線連接標準。Xilinxreg; Virtextrade;-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專用的以太網(wǎng)功能,它和 Virtex-5 RocketIOtrade; GTP收發(fā)器以及 SelectIOtrade; 技術相結合,
          • 關鍵字: 進行  設計  MAC  以太網(wǎng)  Virtex-5  嵌入式  采用  

          基于Xilinx FPGA的千兆以太網(wǎng)控制器的開發(fā)

          • 1.千兆以太網(wǎng)技術簡介以太網(wǎng)技術是當今應用廣泛的網(wǎng)絡技術,千兆以太網(wǎng)技術繼承了以往以太網(wǎng)技術的...
          • 關鍵字: FPGA  千兆以太網(wǎng)  Virtex  

          Linear 推出單 / 雙 / 四路軌至軌運算放大器 LTC6252/3/4 和 LTC6255/6/7

          •   凌力爾特公司 (Linear Technology Corporation) 推出單 / 雙 / 四路軌至軌運算放大器 LTC6252/3/4 和 LTC6255/6/7,這些器件采用纖巧封裝,提供了無與倫比的速度-電源效率。LTC6252/3/4 實現(xiàn)了 720MHz 增益帶寬 (GBW) 積和 280V/us 轉(zhuǎn)換率,同時僅消耗 3.3mA 電源電流。LTC6255/6/7 提供 6.5MHz 增益帶寬積和 1.8V/us 轉(zhuǎn)換率,僅消耗 65uA 電源電流。這些器件與之前推出的 180MHz 增
          • 關鍵字: Linear  運算放大器  LTC6252/3/4  LTC6255/6/7  

          賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA

          •   美國賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外,其規(guī)模也達到了13萬個邏輯單元,作為航天領域用FPGA中屬業(yè)界最高水準。此外,還集成了最高速度為3.125Gbit/秒的高速收發(fā)器,并強化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導航儀等用途。目前正在樣品供貨,將從2011年1~3月開始65nm工藝的量產(chǎn)。賽靈思表示:&ldquo
          • 關鍵字: Xilinx  Virtex  FPGA  

          利用Virtex-5LXT應對串行背板接口設計挑戰(zhàn)

          • 采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中,有92%的受訪者...
          • 關鍵字: FPGA  Virtex-5LXT  嵌入式  串行背板接口  

          在Virtex-5 FPGA芯片中使用CRC硬模塊

          • 數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲有關的首要問題。只要是在通道上傳輸數(shù)據(jù),就總會有出現(xiàn)某些錯誤的有限概率。...
          • 關鍵字: FPGA  Virtex  Xilinx  CRC  

          賽靈思基于業(yè)界首款統(tǒng)一可擴展架構的7系列FPGA全新登場

          • 功耗銳減 50%,容量高達 200 萬個邏輯單元 Virtex-7、Kintex-7 和 Artix-7 系列實現(xiàn)了突破性的低功耗、高系統(tǒng)性能與設計效率,可充分滿足新型應用和市場需求 2010 年 6 月 22 日,中國北京訊 — 全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構、將整體功耗降低一半且具有業(yè)界最高容量(多達 200 萬個邏輯單元)的 FPGA 系列產(chǎn)品,能滿足從低成本到超高端系列產(chǎn)品的擴展需求。賽靈
          • 關鍵字: 賽靈思  FPGA  Virtex-7  Kintex-7  Artix-7   

          Xilinx Virtex-6與Spartan-6 FPGA連接目標參考設計支持PCI Express 兼容性設計

          •   全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其Spartan®-6與Virtex®-6 FPGA連接目標參考設計通過PCI Express®認證,為支持開發(fā)人員的下一代高速串行I/O設計, 提供了一個完整且切實可行的參考實例。作為賽靈思連接目標設計平臺的一部分,該參考設計將能夠為設計人員提供所需資源,讓他們可以把時間集中在差異化產(chǎn)品的設計上,從而加快其客戶終端產(chǎn)品系統(tǒng)的部署速度。   賽靈思平臺營銷總監(jiān)Brent Przy
          • 關鍵字: Xilinx  FPGA  Spartan  Virtex  

          NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

          •   全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP 數(shù)字影院投影儀產(chǎn)品, 均采用了賽靈思Virtex®-5 FPGA系列產(chǎn)品。   DLP 數(shù)字影院投影儀符合美國數(shù)字影院計劃 (DCI1) 標準,擁有一系列優(yōu)異的高安全特性,能夠滿足各種不同輸入信號的要求。該系統(tǒng)能忠實再現(xiàn)輸入源,而且集成的德州儀器 (TI) 高分辨率 2K(2,048 × 1,080 點)DL
          • 關鍵字: Xilinx  Virtex  FPGA  DLP   

          Virtex-6 FPGA ML605開發(fā)評估技術方案

          • Virtex-6 FPGA ML605開發(fā)評估技術方案,Virtex-6 FPGA適合用有線通信,無線基礎設備和廣播設備等領域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無線電設計框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA
          • 關鍵字: 技術  方案  評估  開發(fā)  FPGA  ML605  Virtex-6  

          安富利電子元件推出Xilinx Virtex-6 FPGA DSP開發(fā)工具套件

          •   安富利公司旗下運營機構安富利電子元件宣布推出Xilinx® Virtex®-6 FPGA DSP開發(fā)工具套件。這套件是為DSP設計而打造,是Xilinx目標設計平臺(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE® Design Suite: System Edition 11.4,已開始接受訂購,價格為2995美元,開發(fā)人員可以通過它快速啟動其設計。   無線、航空航天和國防、儀器和醫(yī)療成像設備以及其它計算密集型設
          • 關鍵字: 安富利  Virtex-6  FPGA  DSP  

          眾志和達借助賽靈思可編程方案打造數(shù)據(jù)存儲新典范

          •   全球可編程邏輯解決方案領導廠商賽靈思公司( Xilinx, Inc. )今天宣布, 北京眾志和達信息技術有限公司采用賽靈思可編程解決方案,成功打造了行業(yè)首款基于先進的Storage-on-Chip(芯片級存儲)架構、全部利用賽靈思高速高集成FPGA(現(xiàn)場可編程門陣列)芯片實現(xiàn)全部功能的虛擬磁帶庫產(chǎn)品——SureSave VTL5000。該產(chǎn)品將作為眾志和達公司面向企業(yè)級數(shù)據(jù)保護的旗艦產(chǎn)品,以其卓越的性能、靈活的擴展性、高度的可靠性等優(yōu)勢, 為大、中型數(shù)據(jù)中心提供優(yōu)秀的數(shù)據(jù)保護解
          • 關鍵字: Xilinx  FPGA  Virtex-5  
          共439條 23/30 |‹ « 21 22 23 24 25 26 27 28 29 30 »

          virtex-7介紹

          Virtex-7 系列:超高端 Virtex-7 系列樹立了全新的業(yè)界性能基準,與Virtex-6 器件相比,系統(tǒng)性能提高一倍,功耗降低一半,信號處理能力提升 1.8 倍,I/O 帶寬提升 1.6 倍,存儲器帶寬提升 2 倍;存儲器接口性能高達 2133 Mbps,是業(yè)界密度最高的 FPGA(多達 200 萬個邏輯單元),比所有以前或現(xiàn)有 FPGA 都高出 2.5 倍。所有 Virtex-7 FP [ 查看詳細 ]

          熱門主題

          Virtex-7    樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();