xilinx fpga 文章 進(jìn)入xilinx fpga技術(shù)社區(qū)
Altera發(fā)布Quartus II軟件Arria 10版v14.0
- Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進(jìn)的20 nm FPGA和SoC設(shè)計(jì)環(huán)境。Altera成熟可靠的Quartus II軟件編譯時(shí)間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設(shè)計(jì)?？蛻艨梢允褂眠@一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進(jìn)一步加速其Arria 10 FPGA和SoC設(shè)計(jì)。 Altera的20 nm設(shè)計(jì)工具提供業(yè)界最先進(jìn)的算法，其結(jié)果質(zhì)量最好。與最相近競(jìng)爭(zhēng)20 nm
- 關(guān)鍵字： Altera Quartus II FPGA
美高森美新型Libero SoC v11.4軟件改善運(yùn)行時(shí)間高達(dá)35%，顯著提升FPGA設(shè)計(jì)生產(chǎn)率
- 致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級(jí)芯片(SoC)綜合設(shè)計(jì)軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。 美高森美新型Libero SoC v11.4用于獲獎(jiǎng)的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設(shè)計(jì)流程運(yùn)行時(shí)間多達(dá)35%。新產(chǎn)品還提供了更高的設(shè)計(jì)效率，具有改善的SmartDesign圖形設(shè)計(jì)畫布、改善的文本編
- 關(guān)鍵字： 美高森 Libero SoC FPGA
基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)
- 0 前言 隨著計(jì)算機(jī)和半導(dǎo)體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計(jì)算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國(guó)電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對(duì)顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實(shí)現(xiàn)，系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。
- 關(guān)鍵字： ARM FPGA PLD
FPGA研發(fā)之道—總線
- 如果設(shè)計(jì)中有多個(gè)模塊，每個(gè)模塊內(nèi)部有許多寄存器或者存儲(chǔ)塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下： 實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡(jiǎn)單是簡(jiǎn)單，但是頂層連接工作量較大，并且如果配置個(gè)數(shù)較多，導(dǎo)致頂層中寄存器的數(shù)目也會(huì)較多。 實(shí)現(xiàn)方式二：通過總線進(jìn)行連接，為每個(gè)模塊分配一個(gè)地址范圍。這樣寄存器等擴(kuò)展就可以在模塊內(nèi)部進(jìn)行擴(kuò)展，而不用再頂層進(jìn)行過多的頂層互聯(lián)。如下圖所示： 那如果進(jìn)行總線的選擇，那么有一種
- 關(guān)鍵字： FPGA AVALON-MM AVALON-ST
基于FPGA的任意分頻器設(shè)計(jì)
- 1、前言 分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘的操作目的。 2、整數(shù)倍分頻器的設(shè)計(jì) 2.1 偶數(shù)倍分頻 偶數(shù)倍分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，只需要一個(gè)計(jì)數(shù)器進(jìn)行計(jì)數(shù)就能實(shí)現(xiàn)。如需要N分頻
- 關(guān)鍵字： FPGA 分頻器 PLL
FPGA設(shè)計(jì)：時(shí)序就是全部
- 當(dāng)你的FPGA設(shè)計(jì)不能滿足時(shí)序要求時(shí)，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實(shí)現(xiàn)工具來優(yōu)化設(shè)計(jì)從而滿足時(shí)序要求，也需要設(shè)計(jì)者具有明確目標(biāo)和診斷/隔離時(shí)序問題的能力。設(shè)計(jì)者現(xiàn)在有一些小技巧和幫助來設(shè)置時(shí)鐘;使用像Synopsys Synplify Premier一樣的工具正確地設(shè)置時(shí)序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設(shè)計(jì)性能的目標(biāo)。 會(huì)有來自不同角度的挑戰(zhàn)，包括： ● 更好的設(shè)計(jì)計(jì)劃，例如完整的和精確的時(shí)序約束和時(shí)鐘規(guī)范 ● 節(jié)約時(shí)間的設(shè)計(jì)技術(shù)，例如為更好的性能結(jié)
- 關(guān)鍵字： FPGA Synplify 時(shí)序
廠商談汽車半導(dǎo)體技術(shù)趨勢(shì)之FPGA
- FPGA加速汽車電子的發(fā)展 Altera汽車業(yè)務(wù)部信息娛樂和駕駛信息戰(zhàn)略市場(chǎng)經(jīng)理John Goldie:對(duì)于汽車系統(tǒng)的設(shè)計(jì)人員而言，與構(gòu)建模塊化ASSP或者功能固定的ASIC相比，現(xiàn)場(chǎng)可編程門陣列(FPGA)能夠提供非常獨(dú)特而且靈活的解決方案。FPGA支持設(shè)計(jì)人員根據(jù)自己的特殊需求，自由地在架構(gòu)中劃分CPU和硬件加速功能。以并行的方式在架構(gòu)中放置關(guān)鍵處理單元，可以實(shí)現(xiàn)大吞吐量、低延時(shí)和確定性延時(shí)特性。這非常適合對(duì)安全性、系統(tǒng)干預(yù)以及引導(dǎo)/自動(dòng)駕駛判斷等有要求的關(guān)鍵系統(tǒng)。系統(tǒng)能夠靈活
- 關(guān)鍵字： FPGA 汽車電子
Xilinx 將亮相2014移動(dòng)互聯(lián)網(wǎng)國(guó)際研討會(huì)5G論壇
- All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 公司宣布出席即將在中國(guó)北京舉行的2014移動(dòng)互聯(lián)網(wǎng)國(guó)際研討會(huì)5G論壇，突出展示其面向移動(dòng)互聯(lián)網(wǎng)時(shí)代的產(chǎn)品及技術(shù)創(chuàng)新。 屆時(shí)， 賽靈思公司全球無線通信業(yè)務(wù)部副總裁Sunil Kar將在5G 分論壇發(fā)表題目為“賽靈思全可編程技術(shù)助力5G異構(gòu)無線網(wǎng)絡(luò)”的主題演講。2014移動(dòng)互聯(lián)網(wǎng)國(guó)際研討會(huì)由中國(guó)工業(yè)和信息化部電信研究院主辦， 中國(guó)電信、中國(guó)移動(dòng)、中國(guó)聯(lián)通協(xié)辦，將于2014年8月14日-15日在北京國(guó)際會(huì)議中心舉行。
- 關(guān)鍵字： Xilinx 5G SoC
解析高速ADC和DAC與FPGA的配合使用
- 許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情況下，這些轉(zhuǎn)換器的采樣率都達(dá)到了GHz的級(jí)別。對(duì)工程師團(tuán)隊(duì)來說，除了混合信號(hào)電路板布局之外，理解和使用這些高性能的設(shè)備也是一個(gè)挑戰(zhàn)。
- 關(guān)鍵字： ADC DAC FPGA
一種于FPGA的多通道頻率測(cè)量系統(tǒng)設(shè)計(jì)
- 摘要：設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開關(guān)、信號(hào)調(diào)理電路、FPGA、總線驅(qū)動(dòng)電路構(gòu)成，實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量，具備回路自測(cè)試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展、易維護(hù)的特點(diǎn)，有一定的工程應(yīng)用價(jià)值。 頻率測(cè)量電路是很多檢測(cè)與控制系統(tǒng)的重要組成部分，在航空機(jī)載計(jì)算機(jī)領(lǐng)域具有廣泛的應(yīng)用環(huán)境。隨著檢測(cè)與控制系統(tǒng)復(fù)雜程度的提高，頻率測(cè)量電路也被提出了新的要求，例如多通道實(shí)時(shí)采集、高精度測(cè)量等。FPGA的特點(diǎn)是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功
- 關(guān)鍵字： FPGA 頻率測(cè)量 可編程邏輯
一款四象限 DC/DC 開關(guān)穩(wěn)壓器的實(shí)現(xiàn)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DC/DC轉(zhuǎn)換器 FPGA NMOS 開關(guān)穩(wěn)壓器
基于FPGA的大功率數(shù)字音頻系統(tǒng)設(shè)計(jì)
- 摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用，使得本系統(tǒng)效率高，體積小，音質(zhì)高，性能顯著。 隨著FPGA技術(shù)的迅速發(fā)展，大規(guī)模集成可編程邏輯陣列越來越普遍。在現(xiàn)代電子技術(shù)領(lǐng)域表現(xiàn)出明顯技術(shù)領(lǐng)先優(yōu)勢(shì)。本文為一個(gè)基于FPGA技術(shù)的嵌入式數(shù)字音頻編解碼系統(tǒng)的設(shè)計(jì)方案，極大地提高了系統(tǒng)的集成度和穩(wěn)定性，同時(shí)降低了產(chǎn)品開發(fā)成本，提高了系統(tǒng)設(shè)計(jì)效率。另外功率放大電路
- 關(guān)鍵字： FPGA 音頻系統(tǒng) 數(shù)字功放
一種于FPGA的高速導(dǎo)航解算系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 摘要：針對(duì)現(xiàn)有小型無人機(jī)導(dǎo)航系統(tǒng)的解算速度慢、多處理器核心臃腫可靠性差的缺點(diǎn)，實(shí)現(xiàn)了一種僅使用單一FPGA作為數(shù)據(jù)處理核心的小型高速導(dǎo)航解算系統(tǒng)。該系統(tǒng)對(duì)飛機(jī)運(yùn)動(dòng)方程組和導(dǎo)航方程組進(jìn)行并行化分解，對(duì)相互獨(dú)立的中間變量進(jìn)行并行計(jì)算，使得單個(gè)運(yùn)算周期能夠同時(shí)進(jìn)行6次浮點(diǎn)運(yùn)算，在不盲目增加硬件消耗的條件下有效提高了解算速度。仿真和實(shí)驗(yàn)結(jié)果表明系統(tǒng)能夠高效地進(jìn)行導(dǎo)航信息解算，在小型無人機(jī)的導(dǎo)航控制領(lǐng)域有重要的工程應(yīng)用價(jià)值。 導(dǎo)航解算是小型無人機(jī)導(dǎo)航控制的基礎(chǔ)，小型無人機(jī)機(jī)動(dòng)性強(qiáng)，為了完成自主導(dǎo)航任務(wù)，必
- 關(guān)鍵字： FPGA 姿態(tài)解算 導(dǎo)航解算
一款基于FPGA的智能熱水器設(shè)計(jì)
- 摘要：傳統(tǒng)電熱水器系統(tǒng)大多采用單片機(jī)作為控制核心，僅具有加熱和保溫功能，水溫不可見，水量不易控制，大多熱水器在保溫時(shí)采用開關(guān)控制，給電力系統(tǒng)帶來巨大沖擊。本系統(tǒng)選用現(xiàn)場(chǎng)可編程邏輯器件Actel Fusion系列FPGA作為控制核心，充分利用其內(nèi)部模數(shù)混合的特點(diǎn)實(shí)現(xiàn)水溫?cái)?shù)字可視化、可預(yù)約時(shí)間等等功能，運(yùn)用PID算法實(shí)現(xiàn)水的加熱和保溫，使電力系統(tǒng)受到很小的沖擊，且該系統(tǒng)具有安全可靠、節(jié)能、高效能、性能穩(wěn)定、簡(jiǎn)易操作的特性。 隨著社會(huì)的進(jìn)步與發(fā)展，家庭生活的標(biāo)準(zhǔn)也在不斷提高，人們更加追求家庭生活的高度
- 關(guān)鍵字： 模數(shù)混合 FPGA 低功耗 PID算法
xilinx fpga介紹
Xilinx FPGA
Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下，優(yōu)先選擇低成本器件。
Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]
xilinx fpga電路
xilinx fpga相關(guān)帖子
xilinx fpga資料下載
xilinx fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473