<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計(jì)方案和

          • 引言近年來(lái)軟件無(wú)線電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號(hào)處理,這要求軟件無(wú)線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸能力。高
          • 關(guān)鍵字: Virtex  FPGA  PCIe  模式    

          Altera采用Intel的14nm三柵極技術(shù)開(kāi)發(fā)下一代高性能FPGA

          • Altera公司和Intel公司日前宣布,雙方已經(jīng)達(dá)成協(xié)議,未來(lái)將采用Intel的14 nm三柵極晶體管技術(shù)制造Altera FPGA。這些下一代產(chǎn)品主要面向軍事、固網(wǎng)通信、云網(wǎng)絡(luò)以及計(jì)算和存儲(chǔ)應(yīng)用等超高性能系統(tǒng),將突破目前其他技術(shù)無(wú)法解決的性能和功效瓶頸問(wèn)題。
          • 關(guān)鍵字: Altera  Intel  FPGA  

          基于Xilinx Spartan-6的高速接口設(shè)計(jì)

          • 隨著網(wǎng)絡(luò)帶寬的不斷增加和數(shù)據(jù)率的不斷提高,單端互聯(lián)的方式由于噪聲等的影響已經(jīng)不能滿足設(shè)計(jì)的要求。在高速數(shù)據(jù)通信系統(tǒng)中,由于LVDS(低壓差分信號(hào))有著良好的抗干擾能力而被廣泛使用。然而由于許多MCU和DSP不支持LVDS標(biāo)準(zhǔn)的信號(hào)而使得接口設(shè)計(jì)復(fù)雜且難于調(diào)試。
          • 關(guān)鍵字: Xilinx  LVDS  Spartan-6  

          Altera為智能電網(wǎng)自動(dòng)化設(shè)備推出基于FPGA的HSR/PRP參考設(shè)計(jì)

          • Altera公司(NASDAQ: ALTR)日前發(fā)布面向智能電網(wǎng)子站自動(dòng)化設(shè)備的高可用性無(wú)縫冗余(HSR)和并行冗余協(xié)議(PRP)參考設(shè)計(jì),進(jìn)一步擴(kuò)展了智能能源系統(tǒng)基于FPGA的解決方案。
          • 關(guān)鍵字: Altera  FPGA  以太網(wǎng)  

          通過(guò)可定制單芯片系統(tǒng)提高光伏逆變器的效率(下)

          • 先進(jìn)PV逆變器的大部分控制主要為信號(hào)處理。采用cSoC內(nèi)的可編程結(jié)構(gòu),通過(guò)使用硬件加速技術(shù),可增加計(jì)算能力,實(shí)現(xiàn)在嵌入式微控制器中無(wú)法切實(shí)實(shí)現(xiàn)的任何所需的DSP功能。實(shí)質(zhì)上,通過(guò)FPGA結(jié)構(gòu)的高度并行的特性來(lái)完成運(yùn)算協(xié)處理。
          • 關(guān)鍵字: FPGA  DSP  嵌入式  逆變器  光伏逆變器  

          基于FPGA的視頻監(jiān)控時(shí)代

          • 視頻監(jiān)控市場(chǎng)及發(fā)展趨勢(shì)不斷升級(jí)的安全問(wèn)題迫使各國(guó)政府和機(jī)構(gòu)在監(jiān)控和安全設(shè)備上投入巨資。此外,在圖像及視頻處理領(lǐng)域的技術(shù)創(chuàng)新徹底改變了視頻監(jiān)控行業(yè),這不限于安防,還包括銀行、交通、教育、零售、醫(yī)療保健,
          • 關(guān)鍵字: FPGA  視頻監(jiān)控    

          Achronix開(kāi)始交付其22納米Speedster22i系列FPGA

          • Achronix Semiconductor公司日前宣布:公司已開(kāi)始將其業(yè)界領(lǐng)先的Speedster?22i HD1000可編程邏輯器件(FPGA)發(fā)運(yùn)給客戶。該器件采用英特爾領(lǐng)先的22納米3D Tri-Gate晶體管技術(shù),其功耗是競(jìng)爭(zhēng)對(duì)手同類(lèi)器件的一半。是業(yè)內(nèi)唯一內(nèi)嵌10/40/100G以太網(wǎng)MAC、100Gbps Interlaken、PCI Express Gen1/2/3和2.133 Gbps DDR3控制器硬核的FPGA器件。
          • 關(guān)鍵字: Achronix  FPGA  Speedster22i  

          基于FPGA的膚色分割實(shí)現(xiàn)

          • 膚色分割關(guān)鍵在于色度空間以及膚色模型的選擇。常用的色度空間主要有:RGB、HIS、YIQ、YUV、YCbCr。常用的膚色模型有簡(jiǎn)單閾值模型、高斯模型、直方圖模型、區(qū)域模型等。大部分基于FPGA的實(shí)時(shí)膚色分割通常采用簡(jiǎn)單閾值模型,因?yàn)檫@種方法只設(shè)定簡(jiǎn)單的門(mén)限閾值,處理起來(lái)快速方便,但是效果不是很好。
          • 關(guān)鍵字: FPGA  YCbCr  膚色聚類(lèi)  

          一種自適應(yīng)紅外圖像增強(qiáng)處理的FPGA實(shí)現(xiàn)

          • 紅外成像技術(shù)是當(dāng)今科技發(fā)展的熱點(diǎn),具有廣泛的應(yīng)用。但是由于受紅外探測(cè)器件的影響,紅外成像儀的成像效果還不夠理想,主要表現(xiàn)為圖像中的目標(biāo)與背景區(qū)分不明顯、對(duì)比度低、噪聲大、信噪比低等缺點(diǎn),因而紅外圖像處理首要解決的問(wèn)題是圖像增強(qiáng)。要實(shí)現(xiàn)圖像的增強(qiáng)處理,主要有兩個(gè)途徑:一是改善探測(cè)器性能,一是在紅外圖像系統(tǒng)電子部分加入實(shí)時(shí)圖像處理功能。
          • 關(guān)鍵字: 紅外圖像  FPGA  平臺(tái)閾值  

          基于DSP+FPGA的紅外移動(dòng)目標(biāo)識(shí)別跟蹤系統(tǒng)設(shè)計(jì)

          • 與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢(shì),而且在大批量應(yīng)用時(shí),可降低成本?,F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是在專(zhuān)用ASIC的基礎(chǔ)上發(fā)展出來(lái)的,它克服了專(zhuān)用ASIC不夠靈活的缺點(diǎn)。
          • 關(guān)鍵字: FPGA  DSP  紅外  移動(dòng)    

          基于NI CompactRIO混合動(dòng)力轎車(chē)整車(chē)標(biāo)定系統(tǒng)的開(kāi)發(fā)

          • 針對(duì)混合動(dòng)力汽車(chē)的特性,開(kāi)發(fā)了基于NI CompactRIO的混合動(dòng)力汽車(chē)整車(chē)標(biāo)定系統(tǒng),在臺(tái)架及整車(chē)調(diào)試階段,可以利用該系統(tǒng)對(duì)整車(chē)控制器內(nèi)部的標(biāo)定參數(shù)變量進(jìn)行在線修改,以達(dá)到優(yōu)化整車(chē)各項(xiàng)性能的目的。
          • 關(guān)鍵字: NI  VCU  FPGA  CAN  

          FPGA程序遠(yuǎn)程在線更新設(shè)計(jì)

          • 1 概述現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn),在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核,并且軟核處理器具有
          • 關(guān)鍵字: FPGA  程序  遠(yuǎn)程    

          暗光視頻采集成監(jiān)控?zé)狳c(diǎn)

          • 2012年12月初的中國(guó)國(guó)際公共安全博覽會(huì) (CPSE) 上,多家半導(dǎo)體公司展示了最新產(chǎn)品,其中的一個(gè)亮點(diǎn)是光線條件差時(shí)的視頻采集方案。
          • 關(guān)鍵字: Lattice  FPGA  201301  

          基于Xilinx Zynq的解決方案展示

          • Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現(xiàn)完美結(jié)合,以低功耗和低成本等系統(tǒng)優(yōu)勢(shì)實(shí)現(xiàn)無(wú)以倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性,同時(shí)可以加速產(chǎn)品上市進(jìn)程。
          • 關(guān)鍵字: Xilinx  Zynq-7000  FPGA   201301  

          異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:異構(gòu)雙核SoC采用SPARC V8處理器加專(zhuān)用DSP的架構(gòu),根據(jù)其應(yīng)用特點(diǎn),設(shè)計(jì)了SPARC V8處理器與專(zhuān)用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì),以及SoC的整體功能驗(yàn)證。
          • 關(guān)鍵字: SoC  DSP  FPGA  201301  
          共6773條 205/452 |‹ « 203 204 205 206 207 208 209 210 211 212 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類(lèi)高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();