<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> xilinx fpga

xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的雙模式光伏電池測試儀

摘要：為了解決傳統(tǒng)的光伏測試儀功能單一，只能夠測量光伏電池基本參數(shù)的問題，采用了增加采樣信道，由FPGA控制采樣模式的方法，設(shè)計(jì)完成了一款雙模式的光伏電池測試儀。在完成光伏電池I-V曲線等參數(shù)測量的同時(shí)可以實(shí)
關(guān)鍵字： FPGA 雙模式光伏電池測試儀

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹,1 引言

MPEG（活動(dòng)影像專業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國際標(biāo)準(zhǔn)組織（ISO）和國際電工委員會(huì)（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標(biāo)準(zhǔn)
關(guān)鍵字：設(shè)計(jì) 介紹 FPGA 系統(tǒng) 數(shù)字播放機(jī) MP3

FPGA時(shí)序收斂分析

FPGA時(shí)序收斂分析,您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí)，它開始出錯(cuò)。您檢查自己的測試平臺(tái)，并確認(rèn)測試已經(jīng)做到 100% 的完全覆蓋，而且所有測試
關(guān)鍵字：分析收斂時(shí)序 FPGA

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級聯(lián)
關(guān)鍵字：方法介紹實(shí)現(xiàn) 多種 VHDL FPGA 基于

使用賽靈思 FPGA加速包處理

隨著 10Gb 以太網(wǎng)發(fā)展趨于成熟，且業(yè)界甚至已開始期待 40GbE 和 100GbE 以太網(wǎng)的出現(xiàn)，新一代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)方興未艾。融合型網(wǎng)絡(luò)在流量處理方面向可擴(kuò)展開放式平臺(tái)提出了全新的挑戰(zhàn)。新一代融合型基礎(chǔ)設(shè)施底板通常由高
關(guān)鍵字： FPGA 賽靈思

京微雅格：FPGA產(chǎn)業(yè)中的潛力新秀

提起FPGA，我們首先想到的是美國的三大公司，在這個(gè)領(lǐng)域，除了美國之外，全球其他國家基本沒有話語權(quán)。但是從今以后，有一家代表中國FPGA產(chǎn)業(yè)的公司要這個(gè)舞臺(tái)上一展舞姿，請記住她的名字：京微雅格(Capital Microelectronics)。京微雅格公司CEO劉明博士比喻京微雅格在FPGA產(chǎn)業(yè)中的位置：我們已經(jīng)加入到這個(gè)俱樂部，成為其中的一員。
關(guān)鍵字：京微雅格 FPGA

基于FPGA的H．264 DCT算法的硬件實(shí)現(xiàn)

摘要：二維離散余弦(DCT)在H．264視頻編碼中承擔(dān)者信號(hào)從時(shí)域到頻域變換的作用。在現(xiàn)場可編程邏輯門陣列(FPGA)上設(shè)計(jì)了高效的采用流水線結(jié)構(gòu)的H．264 DCT硬件電路。首先，把二維4times;4 DCT變換轉(zhuǎn)換成二次一維DCT變
關(guān)鍵字： FPGA 264 DCT 算法

線路的尖峰毛刺造成FPGA工作不正常

使用EP2C35 FPGA 設(shè)計(jì)了多個(gè)串口工作,出現(xiàn)了幾個(gè)問題. 第一次, 由于內(nèi)核電源1.2V 供電不是完整平面,而是帶狀線供電,EP2C35 在代碼容量大的情況下,而且輸入FPGA 信號(hào)變換頻繁, 造成整個(gè)EP2C35 所有的D觸發(fā)器停止翻轉(zhuǎn).
關(guān)鍵字： FPGA 線路尖峰毛刺

FPGA中inout端口使用方法總結(jié)

INOUT引腳：1.FPGA IO在做輸入時(shí)，可以用作高阻態(tài)，這就是所說的高阻輸入；2.FPGA IO在做輸出時(shí)，則可以直接用來輸入輸出。芯片外部引腳很多都使用inout類型的，為的是節(jié)省管腿。就是一個(gè)端口同時(shí)做輸入和輸出。 ino
關(guān)鍵字： inout FPGA 端口方法

從StratixIII及CycloneIV開發(fā)板談FPGA配置（2）

上文中說到了CycloneIV中的幾種配置方式，JTAG或者AS模式配置EPCS64，其中我個(gè)人比較傾向于將上文提到的統(tǒng)稱為串行配置模式，而EPCS系列的配置芯片都是屬于串行配置芯片。而在本文中講到StratixIII的配置所使用的是F
關(guān)鍵字： StratixIII CycloneIV FPGA 開發(fā)板

從StratixIII及CycloneIV開發(fā)板談FPGA配置

最近為了給幾個(gè)新同學(xué)介紹實(shí)驗(yàn)室所使用的兩個(gè)開發(fā)板——StratixIII開發(fā)板和DEII-CycloneIV實(shí)驗(yàn)箱，所以整理了下關(guān)于兩個(gè)板子FPGA的配置過程，從中自己也獲益很多。兩款芯片的配置方式算是代表了如今Altera
關(guān)鍵字： StratixIII CycloneIV FPGA 開發(fā)板

以FPGA為基礎(chǔ)的多模無線基站

以FPGA為基礎(chǔ)的多模無線基站,FPGA 類高性能可編程邏輯器件，正是多模無線基站的最佳構(gòu)建平臺(tái)之一。Xilinx率先發(fā)布和量產(chǎn)的65nm平臺(tái)FPGA，則以大量先進(jìn)技術(shù)和全新的設(shè)計(jì)有效增加了系統(tǒng)產(chǎn)品的生命周期并滿足了3G、LTE、IMT-Advanced等移動(dòng)通信標(biāo)準(zhǔn)
關(guān)鍵字：基站無線多模為基礎(chǔ) FPGA

采用FPGA的光電抗干擾電路方案設(shè)計(jì)

光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí)，光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說，一些非彈丸物體在穿過光幕時(shí)也會(huì)使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號(hào)。從原理上，這種現(xiàn)
關(guān)鍵字： FPGA 光電抗干擾電路方案設(shè)計(jì)

Zynq-7000 EPP 生態(tài)系統(tǒng)

Xilinx 致力于提供穩(wěn)定可靠的嵌入式軟件與工具生態(tài)系統(tǒng)，用以支持 Zynq?-7000 EPP 嵌入式解決方案，領(lǐng)域涉及操作系統(tǒng) (OS)、實(shí)時(shí)操作系統(tǒng) (RTOS)、編譯器和調(diào)試器、網(wǎng)絡(luò)堆疊、中間件、協(xié)同設(shè)計(jì)與協(xié)同驗(yàn)證、視頻與音頻 IP 核。 Zynq-7000 EPP 生態(tài)系統(tǒng)將這些組成元素整合成為完整的解決方案，既可以加速熟練用戶的開發(fā)工作，又可以簡化新用戶使用 Zynq-7000 EPP 平臺(tái)的過程，所有這一切都得益于由 Xilinx 聯(lián)盟計(jì)劃成員開發(fā)的優(yōu)質(zhì)解決方案。
關(guān)鍵字： Xilinx Zynq-7000

Zynq-7000 EPP 開發(fā)平臺(tái)

Xilinx 同時(shí)提供傳統(tǒng)硬件開發(fā)平臺(tái)和虛擬開發(fā)平臺(tái)。物理硬件與虛擬硬件的組合具有如下優(yōu)勢，包括：立即啟動(dòng)硬件、固件與軟件設(shè)計(jì)工作，減少對跨職能團(tuán)隊(duì)的依賴；更早的系統(tǒng)集成；更快的項(xiàng)目完成速度。
關(guān)鍵字： Xilinx Zynq-7000

共6773條 229/452 |‹ « 227 228 229 230 231 232 233 234 235 236 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

xilinx fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

xilinx fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

xilinx fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

xilinx fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();