<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          Zynq-7000 EPP 開(kāi)發(fā)工具

          • Xilinx 工具全面支持 Zynq-7000 EPP 系統(tǒng)設(shè)計(jì)、軟件 和 固件開(kāi)發(fā)以及 硬件設(shè)計(jì)。由于這些工具能夠?qū)⒉煌块T(mén)間的依賴(lài)度降到最低,所以各個(gè)項(xiàng)目小組在架構(gòu)確定到最終部署這一過(guò)程中,可以同步完成軟件、固件和硬件的開(kāi)發(fā)工作。點(diǎn)擊以下圖表,了解 Xilinx 工具為每項(xiàng)工程設(shè)計(jì)任務(wù)所帶來(lái)的優(yōu)勢(shì)。
          • 關(guān)鍵字: Xilinx  架構(gòu)  Zynq-7000 EPP   

          基于FPGA的交通信號(hào)燈控制系統(tǒng)

          • 摘要:為了解決傳統(tǒng)交通燈控制系統(tǒng)常采用單片機(jī)或PLC等控制芯片所具有的控制不精確、系統(tǒng)外圍電路復(fù)雜、程序修改不靈活、成本偏高等缺點(diǎn),利用VHDL硬件描述語(yǔ)言,通過(guò)QuattusⅡ軟件和以CycloneⅡ系列FPGA為核心的開(kāi)發(fā)
          • 關(guān)鍵字: FPGA  交通信號(hào)燈  控制系統(tǒng)    

          基于FPGA的DSP功能提高圖像處理的實(shí)例分析

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  FPGA  圖像處理  

          基于FPGA視頻圖像的Canny算法加速器的設(shè)計(jì)

          • 摘要:由于Canny算法自身的復(fù)雜性,使得其做邊緣檢測(cè)的處理時(shí)間較長(zhǎng)。針對(duì)這個(gè)問(wèn)題,提出和實(shí)現(xiàn)了一種Canny算法的硬件加速功能。加速功能的設(shè)計(jì)是以FPGA為硬件基礎(chǔ),并采用了流水線(xiàn)技術(shù)來(lái)對(duì)系統(tǒng)的結(jié)構(gòu)改進(jìn)和優(yōu)化。最
          • 關(guān)鍵字: Canny  FPGA  視頻圖像  加速器    

          基于FPGA的圖像傳感器驅(qū)動(dòng)的設(shè)計(jì)方案

          • 汽車(chē)在給人們生活帶來(lái)便利的同時(shí)也帶來(lái)了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明,目前針對(duì)車(chē)輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件,普遍為100萬(wàn)~200萬(wàn)像素
          • 關(guān)鍵字: FPGA  圖像傳感器  驅(qū)動(dòng)  設(shè)計(jì)方案    

          星載環(huán)境FPGA軟件在軌重加載的一種方法

          • 摘要:FPGA在空間系統(tǒng)中已經(jīng)廣泛應(yīng)用,為了滿(mǎn)足系統(tǒng)可靠性和可擴(kuò)展性的要求,實(shí)現(xiàn)FPGA軟件的在軌重加載迫在眉睫。根據(jù)FPGA的加載配置原理,以Xilinx公司的Virtex-Ⅱ系列FPGA為實(shí)例,介紹了FPGA在軌重加載的硬件電路設(shè)
          • 關(guān)鍵字: FPGA  星載  環(huán)境  方法    

          復(fù)雜性提升,視覺(jué)創(chuàng)意火,師生熱情高

          • 5月底6月初,“英特爾杯大學(xué)生電子設(shè)計(jì)競(jìng)賽·嵌入式系統(tǒng)專(zhuān)題邀請(qǐng)賽”(簡(jiǎn)稱(chēng)嵌入式系統(tǒng)專(zhuān)題邀請(qǐng)賽)組委會(huì)走訪(fǎng)了部分華中、華東地區(qū)大學(xué),從中可以看出此次競(jìng)賽的特點(diǎn)。為此,本刊訪(fǎng)問(wèn)了邀請(qǐng)賽組委會(huì)及英特爾(中國(guó))公司的負(fù)責(zé)人。
          • 關(guān)鍵字: 英特爾  嵌入式  FPGA  201207  

          采用FPGA解決DSP設(shè)計(jì)難題

          基于FPGA的任意波形發(fā)生器設(shè)計(jì)與研究

          • 標(biāo)簽:FPGA DDS任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號(hào)發(fā)生器, 它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形, 也可以表現(xiàn)出載波調(diào)制的多樣化, 如: 產(chǎn)生調(diào)頻、調(diào)幅、調(diào)相和脈沖調(diào)制
          • 關(guān)鍵字: 設(shè)計(jì)  研究  發(fā)生器  波形  FPGA  任意  基于  

          嵌入式邏輯分析儀在FPGA時(shí)序匹配設(shè)計(jì)中的應(yīng)用

          • 引言隨著FPGA器件規(guī)模的不斷增加、封裝密度不斷提高,傳統(tǒng)邏輯分析儀在FPGA板級(jí)調(diào)試中的應(yīng)用日益困難。為此,主流FPGA廠(chǎng)商相繼在其開(kāi)發(fā)工具中增加了嵌入式邏輯分析儀(ELA) IP軟核,如Lattice在ispLEVER中提供的ispTR
          • 關(guān)鍵字: FPGA  嵌入式  邏輯分析儀  匹配設(shè)計(jì)    

          FPGA平臺(tái)的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)

          • 摘要:本文提出了一種基于FPGA的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)方案。介紹了系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)和器件選型方案。并著重介紹了FPGA內(nèi)部功能模塊的設(shè)計(jì),使整個(gè)處理系統(tǒng)既可支持大數(shù)據(jù)量的實(shí)時(shí)傳輸,又能滿(mǎn)足圖像數(shù)據(jù)實(shí)時(shí)處理的需要。
          • 關(guān)鍵字: FPGA  實(shí)時(shí)圖像處理  201207  

          采用FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)介紹

          • 采用FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)介紹,本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過(guò)在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識(shí)產(chǎn)權(quán)核),然后再配備相應(yīng)的網(wǎng)絡(luò)接口,實(shí)現(xiàn)利用互聯(lián)
          • 關(guān)鍵字: 系統(tǒng)  監(jiān)控系統(tǒng)  介紹  遠(yuǎn)程  嵌入式  FPGA  采用  

          基于FPGA芯片的GPS信號(hào)源的設(shè)計(jì)方案介紹

          • 基于FPGA芯片的GPS信號(hào)源的設(shè)計(jì)方案介紹,頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件,采用相位負(fù)反饋頻率控制技術(shù),具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能,為系統(tǒng)上、下變頻提供本振信號(hào),對(duì)相位噪聲和雜散具有很好的抑制作用,通過(guò)鎖相頻率合成
          • 關(guān)鍵字: 設(shè)計(jì)  方案  介紹  信號(hào)源  GPS  FPGA  芯片  基于  

          基于LabVIEW FPGA模塊的FIFO深度設(shè)定實(shí)現(xiàn)

          • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題,結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明,采用該方法設(shè)定的FIFO深度能夠
          • 關(guān)鍵字: LabVIEW  FPGA  FIFO  模塊    

          基于DSP與FPGA的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  高精度數(shù)據(jù)采集  FPGA  
          共6773條 230/452 |‹ « 228 229 230 231 232 233 234 235 236 237 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿(mǎn)足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();