<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          Xilinx助力有線電視運營商打造面向未來的前端系統(tǒng)

          • 全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. )在 2011 年 SCTE 有線電視技術(shù)博覽會 (SCTE Cable-Tec Expo 2011)上演示了有線電視行業(yè)第一個用單個 RF 端口支持多達 160 個正交幅度調(diào)制 (QAM )信道的方案,該方案是在基于賽靈思 28nm 7 系列 FPGA上實現(xiàn)的。該技術(shù)對多系統(tǒng)運營商 (MSO) 通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務至關(guān)重要,同時也展示了基于 FPGA 的前端設(shè)備可以提供關(guān)鍵的器件和信號密度,滿足競爭激烈的數(shù)據(jù)和內(nèi)容
          • 關(guān)鍵字: Xilinx  FPGA  RF  

          賽靈思推出關(guān)鍵互聯(lián)IP

          • 全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. )今天宣布推出三款對構(gòu)建低成本高靈活性可編程 3G+/4G 無線基站至關(guān)重要的關(guān)鍵互聯(lián)功能 IP ——賽靈思Serial RapidIO Gen 2 v1.2 終端LogiCORE IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP,所有這三款產(chǎn)品均支持各類互聯(lián)標準,可幫助開發(fā)人員在構(gòu)建具有更高系統(tǒng)容量的新型無線網(wǎng)絡設(shè)備時,克服各種設(shè)計挑戰(zhàn)。
          • 關(guān)鍵字: Xilinx  LogiCORE IP  

          Altera發(fā)布業(yè)界第一個面向FPGA的OpenCL計劃

          •   Altera公司(NASDAQ: ALTR)今天發(fā)布FPGA和SoC FPGA的開放計算語言(OpenCL?)標準開發(fā)計劃。OpenCL標準是基于C語言的開放標準,適用于并行編程。Altera的OpenCL計劃結(jié)合了FPGA的并行能力以及OpenCL標準,實現(xiàn)強大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比,這一混合系統(tǒng)(CPU + FPGA,使用OpenCL標準)還具有明顯的產(chǎn)品及時面市優(yōu)勢。通過其OpenCL計劃,Altera與
          • 關(guān)鍵字: Altera  FPGA  

          基于51單片機和FPGA 的人機交互系統(tǒng)的設(shè)計

          • 摘要: 在儀器儀表電路中,人機交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機制作的系統(tǒng)功耗高、速度慢、 ...
          • 關(guān)鍵字: 51單片機  FPGA  人機交互系統(tǒng)  

          Altera發(fā)布業(yè)界第一個面向FPGA的OpenCL計劃

          • Altera公司今天發(fā)布FPGA和SoC FPGA的開放計算語言(OpenCL?)標準開發(fā)計劃。OpenCL標準是基于C語言的開放標準,適用于并行編程。Altera的OpenCL計劃結(jié)合了FPGA的并行能力以及OpenCL標準,實現(xiàn)強大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比,這一混合系統(tǒng)(CPU + FPGA,使用OpenCL標準)還具有明顯的產(chǎn)品及時面市優(yōu)勢。
          • 關(guān)鍵字: Altera  FPGA  

          賽靈思聯(lián)盟計劃推出高等設(shè)計服務成員計劃

          • 全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. )今天宣布,賽靈思聯(lián)盟計劃 (Xilinx Alliance Program)推出高等設(shè)計服務成員計劃,作為其設(shè)計服務成員計劃的一個重要擴展,幫助 FPGA 客戶加速新產(chǎn)品的開發(fā),并使其更輕松找到滿足其設(shè)計與開發(fā)需求的最佳合作伙伴。
          • 關(guān)鍵字: 賽靈思   FPGA   

          基于51單片機和FPGA的人機交互系統(tǒng)的設(shè)計

          • 摘要:在儀器儀表電路中,人機交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機制作的系統(tǒng)功耗高、速度慢、電 ...
          • 關(guān)鍵字: 人機交互  C805lF  T6963C  FPGA  鍵盤掃描  

          基于FPGA的LED體三維顯示設(shè)計方案

          • 引 言  眾所周知, 視覺是人類感知世界的最重要的方式, 而現(xiàn)實生活中的所有物質(zhì)形態(tài)都是以三維空間而客觀存在。三維顯示能真正地再現(xiàn)客觀世界的立體空間, 提供更符合人們觀察習慣的交流方式, 有助于人們在綜合
          • 關(guān)鍵字: FPGA  LED  體三維  方案    

          基于FPGA的WALLACE TREE乘法器設(shè)計

          • 摘要:為了使基于FPGA設(shè)計的信號處理系統(tǒng)具有更高運行速度和具有更優(yōu)化的電路版圖布局布線,提出了一種適用于FPGA結(jié)構(gòu)的改進型WALLACE TREE架構(gòu)乘法器。首先討論了基于標準單元3:2壓縮器的改進型6:4壓縮器,根據(jù)FP
          • 關(guān)鍵字: WALLACE  FPGA  TREE  乘法器設(shè)計    

          一種新的基于FPGA的數(shù)據(jù)格式轉(zhuǎn)換方法

          • 摘要:針對目前多數(shù)的FPGA都支持浮點IP核,卻較少關(guān)注數(shù)據(jù)源獲取的問題,提出了一種數(shù)據(jù)格式轉(zhuǎn)換方法。使用VHDL語言,采用流水線處理方式將ASCII碼所表示的一定范圍內(nèi)的實數(shù)轉(zhuǎn)換為單精度浮點數(shù)。經(jīng)過ModelSim功能仿真
          • 關(guān)鍵字: FPGA  數(shù)據(jù)格式  方法  轉(zhuǎn)換    

          LATTICE和Valens半導體公司發(fā)布適用于監(jiān)控攝像機市場的新的參考設(shè)計

          • 萊迪思半導體公司(NASDAQ:LSCC)和Valens半導體今日發(fā)布一款新的全面的HDBaseT?攝像機參考設(shè)計解決方案。HDB...
          • 關(guān)鍵字: 監(jiān)控  HDBaseT  FPGA  攝像機  

          基于FPGA與ARM的遙測數(shù)據(jù)網(wǎng)絡化采集

          • 摘要:現(xiàn)有的遙測接收機為PCI接口,需安裝在工控機上使用,為實現(xiàn)設(shè)備小型化、便攜化,設(shè)計實現(xiàn)了小型網(wǎng)絡接口遙測解調(diào)模塊,可配合帶有網(wǎng)口的計算機使用。采用FPGA進行遙測數(shù)據(jù)的幀同步與IRIG—B時碼解調(diào),將接
          • 關(guān)鍵字: FPGA  ARM  遙測數(shù)據(jù)  網(wǎng)絡    

          Xilinx FPGA的Fast Startup

          • 在眾多當代應用中,嵌入式系統(tǒng)必須滿足極其苛刻的時序要求。其中之一就是啟動時間——即上電后電子系統(tǒng)進入可操作狀態(tài)所需要的時間。PCI Express產(chǎn)品或汽車應用中基于CAN的電子控制單元(ECU)就是具有嚴格時序要求的電子系統(tǒng)的應用實例。
          • 關(guān)鍵字: 賽靈思  Xilinx  FPGA  

          基于FPGA的卷積碼編譯碼器

          • 摘要:基于卷積碼的編譯碼原理,使用VHDL語言和FPGA芯片設(shè)計并實現(xiàn)了(2,1,3)卷積碼編譯碼器。其中譯碼器設(shè)計采用“截尾”的Vite-rbi譯碼算法,在支路量度計算、路徑量度和譯碼路徑的更新與存儲以及判決與
          • 關(guān)鍵字: FPGA  卷積碼  編譯碼器    

          基于FPGA的可鍵盤控制計數(shù)電路的設(shè)計與實現(xiàn)

          • 摘要:介紹一種基于FPGA(Field Programmable Gate Array)現(xiàn)場可編程門陣列的可鍵盤控制的計數(shù),顯示電路的實現(xiàn)方法。應用VHDL語言(高速集成電路硬件描述語言)完成了3x4矩陣開關(guān)的掃描電路,可預置數(shù)的BCD碼計數(shù)電路及
          • 關(guān)鍵字: FPGA  鍵盤控制  計數(shù)電路    
          共6774條 268/452 |‹ « 266 267 268 269 270 271 272 273 274 275 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應用,容量大,性能能滿足各類高端應用,如Virtex系列,用戶可以根據(jù)自己實際應用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();