<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          基于CORDIC 2FSK調(diào)制器的FPGA設(shè)計(jì)

          • 摘要:頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào),并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流...
          • 關(guān)鍵字: CORDIC  FPGA  2FSK調(diào)制器  

          FPGA如何改變嵌入設(shè)計(jì)格局

          • FPGA如何改變嵌入設(shè)計(jì)格局,由于經(jīng)濟(jì)下滑損及開(kāi)發(fā)預(yù)算減少,嵌入系統(tǒng)設(shè)計(jì)者正在轉(zhuǎn)向FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù),以縮減開(kāi)發(fā)周期、對(duì)抗設(shè)備老化以及簡(jiǎn)化產(chǎn)品升級(jí)。通過(guò)采用數(shù)量龐大且不斷增加的FPGA開(kāi)發(fā)工具、可重用邏輯單元以及市售商用模塊,
          • 關(guān)鍵字: 設(shè)計(jì)  格局  嵌入  改變  如何  FPGA  

          QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)

          • QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì),為了滿(mǎn)足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求,更新的靜態(tài)存儲(chǔ)器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開(kāi)發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲(chǔ)器?! ? QDR SRAM的
          • 關(guān)鍵字: 接口  設(shè)計(jì)  FPGA  Spartan3  SRAM  QDR  

          FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

          •  摘要:本文針對(duì)FPGA實(shí)際開(kāi)發(fā)過(guò)程中,出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過(guò)長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問(wèn)題,提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案??梢源蟠蟮墓?jié)約開(kāi)發(fā)時(shí)間,提高
          • 關(guān)鍵字: FPGA  仿真技術(shù)  方法    

          針對(duì)GPON突發(fā)模式接收器的低功耗FPGA解決方案

          •  帶服務(wù)能夠支持三重應(yīng)用(即支持語(yǔ)音、視頻和數(shù)據(jù))至第一英里的客戶(hù),例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON(吉比特?zé)o源光網(wǎng)絡(luò),Gigabit Passive Optical Network),它提供較高的帶寬替代DSL和電纜的
          • 關(guān)鍵字: GPON  FPGA  模式  接收器    

          以微控制器為中心的可配置平臺(tái)是否主導(dǎo)FPGA使用

          • FPGA是通過(guò)邏輯組合來(lái)實(shí)現(xiàn)各種功能的器件,幾乎可以進(jìn)行任何類(lèi)型的處理。過(guò)去五年間,為了突破傳統(tǒng)的通信及網(wǎng)絡(luò)等高端應(yīng)用市場(chǎng)局限,將FPGA引入更為廣闊的嵌入式領(lǐng)域,F(xiàn)PGA廠(chǎng)商已經(jīng)開(kāi)始嘗試采用多核和硬件協(xié)處理加速技術(shù)。如今,隨著技術(shù)的進(jìn)步,很多芯片廠(chǎng)商開(kāi)始采用硬核或軟核CPU+FPGA的模式。
          • 關(guān)鍵字: 主導(dǎo)  FPGA  使用  是否  平臺(tái)  為中心  配置  控制器  

          SpringSoft推出新產(chǎn)品PROTOLINK PROBE VISUALIZER

          •   SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer,這款產(chǎn)品能夠大幅提升設(shè)計(jì)能見(jiàn)度,同時(shí)簡(jiǎn)化 FPGA 原型板的偵錯(cuò)工作。新推出的 Probe Visualizer 采用創(chuàng)新的專(zhuān)利互連技術(shù)與軟件自動(dòng)增強(qiáng)功能,搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯(cuò)平臺(tái),不僅能夠縮短預(yù)制或定制設(shè)計(jì)原型板的驗(yàn)證時(shí)間,還能夠提高FPGA 原型板的投資回報(bào)率而將其運(yùn)用在系統(tǒng)芯片 (SoC) 設(shè)計(jì)的早期檢驗(yàn)階段?! ?/li>
          • 關(guān)鍵字: SpringSoft  FPGA  

          賽靈思啟動(dòng)第三屆開(kāi)源硬件大賽

          •   由中國(guó)電子學(xué)會(huì)主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開(kāi)放源碼硬件與嵌入式大賽(簡(jiǎn)稱(chēng)開(kāi)源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動(dòng),此次參賽特等獎(jiǎng)獲得者將獲得15000元的獎(jiǎng)金,同時(shí)還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎(jiǎng)勵(lì),免費(fèi)參加2012年9月份在德國(guó)慕尼黑舉辦的“Digilent杯電子設(shè)計(jì)大賽”盛事,詳情請(qǐng)見(jiàn)http://www.di
          • 關(guān)鍵字: Xilinx  FPGA  

          4G無(wú)線(xiàn)球形檢測(cè)器在FPGA的應(yīng)用

          • WiMAX 對(duì)寬帶互聯(lián)網(wǎng)接入如同手機(jī)對(duì)語(yǔ)音通信一樣意義非凡。它可以取代 DSL 和有線(xiàn)服務(wù),為您隨時(shí)隨地提供互聯(lián)網(wǎng)接入。您只需要打開(kāi)計(jì)算機(jī),連接到最近的 WiMAX 天線(xiàn),就可以暢游全世界的網(wǎng)絡(luò)了?! 拵Щヂ?lián)網(wǎng)接入
          • 關(guān)鍵字: FPGA  應(yīng)用  檢測(cè)  球形  無(wú)線(xiàn)  4G  

          VHDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用?

          • VHDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用?,【摘 要】 通過(guò)設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL(VHSIC Hardware DescriptionLanguage)語(yǔ)言開(kāi)發(fā)FPGA/CPLD的方法,以及與電路圖輸入和其它HDL語(yǔ)言相比,使用VHDL語(yǔ)言的優(yōu)越性。
            關(guān)鍵詞:VHDL,F(xiàn)PGA/CPLD,EDA
          • 關(guān)鍵字: 開(kāi)發(fā)  應(yīng)用  CPLD  FPGA  語(yǔ)言  VHDL  

          基于FPGA快速開(kāi)發(fā)醫(yī)療成像設(shè)備

          采用FPGA實(shí)現(xiàn)醫(yī)療影像

          • 采用FPGA實(shí)現(xiàn)醫(yī)療影像,醫(yī)療影像技術(shù)在醫(yī)療保健行業(yè)扮演了越來(lái)越重要的角色。這一行業(yè)的發(fā)展趨勢(shì)是通過(guò)非置入手段來(lái)實(shí)現(xiàn)早期疾病預(yù)測(cè)和治療,降低病人開(kāi)支。多種診斷影像方法的融合以及算法開(kāi)發(fā)的進(jìn)步是設(shè)計(jì)新設(shè)備來(lái)滿(mǎn)足病人需求的主要推動(dòng)
          • 關(guān)鍵字: FPGA  醫(yī)療影像    

          關(guān)于FPGA學(xué)習(xí)的幾個(gè)問(wèn)題

          • 如何學(xué)好FPGA呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。1.基礎(chǔ)問(wèn)...
          • 關(guān)鍵字: FPGA  學(xué)習(xí)  

          基于FPGA的電臺(tái)接口轉(zhuǎn)換模塊

          • 摘要:目前市場(chǎng)上電臺(tái)接口轉(zhuǎn)換模塊大多都采用模擬電路,其帶來(lái)穩(wěn)定性差,工藝復(fù)雜等缺陷。通過(guò)采用數(shù)字信號(hào)處理技...
          • 關(guān)鍵字: FPGA  電臺(tái)接口  CycloneⅢ  

          FPGA在鎖相頻率合成中的應(yīng)用

          • FPGA在鎖相頻率合成中的應(yīng)用,鎖相環(huán)路由于具高穩(wěn)定性、優(yōu)越的跟蹤性能及良好的抗干擾性,在頻率合成得到了廣泛應(yīng)用。但簡(jiǎn)單的鎖相環(huán)路對(duì)輸出頻率、頻率分辨經(jīng)等指標(biāo)往往不能滿(mǎn)足要求,所以要對(duì)簡(jiǎn)單鎖相環(huán)路加以改進(jìn)。小數(shù)分頻鎖相環(huán)則是改進(jìn)方案之
          • 關(guān)鍵字: 應(yīng)用  合成  頻率  FPGA  
          共6774條 287/452 |‹ « 285 286 287 288 289 290 291 292 293 294 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿(mǎn)足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();