<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          FSK/PSK調(diào)制的FPGA實現(xiàn)

          • 摘要:基于DDS和VHDL硬件描述技術(shù),采用大規(guī)模可編程門陣列FPGA,實現(xiàn)了FSK和PSK數(shù)字調(diào)制。介紹了m偽隨機基帶碼元發(fā)生器、跳變檢測器和DDS信號發(fā)生等模塊。系統(tǒng)參數(shù)易修改、可移植性強、性能穩(wěn)定。
            關(guān)鍵詞:FSK/PS
          • 關(guān)鍵字: FPGA  FSK  PSK  調(diào)制    

          基于HyperLynx的FPGA系統(tǒng)信號完整性仿真分析

          • 摘要:針對目前高速電路發(fā)展帶來的信號完整性問題,在分析信號完整性要求的基礎(chǔ)上,借助HyperLynx仿真軟件,通過器件IBIS模型,對基于EP2C8和TMS320F2812組成的系統(tǒng)進行信號完整性分析和仿真。基于反射原理來介紹減少
          • 關(guān)鍵字: HyperLynx  FPGA  系統(tǒng)  仿真分析    

          基于FPGA的二值圖像連通域快速標記

          • 摘要:針對連通域標記算法運算量大、速度慢、硬件實現(xiàn)困難的缺點,提出一種適于現(xiàn)場可編程邏輯門陣列(FPGA)實現(xiàn)的二值圖像連通域快速標記的算法,并用VHDL硬件開發(fā)語言在XILINX公司的FPGA上實現(xiàn)。實驗結(jié)果表明了該算
          • 關(guān)鍵字: FPGA  二值圖像  標記    

          走向成熟的智能數(shù)字視頻監(jiān)控

          •   摘要:視頻監(jiān)控技術(shù)伴隨著“平安中國”的暢想以及北京奧運會和上海世博會等大型活動的順利舉辦,成為近期備受關(guān)注的電子技術(shù)應(yīng)用領(lǐng)域。作為智能數(shù)字視頻核心的半導(dǎo)體器件,在智能監(jiān)控技術(shù)的普及中占據(jù)著極為重要的地位,本文通過多個角度,解析數(shù)字視頻監(jiān)控發(fā)展趨勢及其對半導(dǎo)體產(chǎn)品的需求。   關(guān)鍵詞:視頻監(jiān)控;傳感器;DSP;FPGA   對于每個人而言,平安是幸福生活最基本的要素之一,而如何保障平安生活,無疑需要時刻有一雙慧眼的保護。無論是生活安全的監(jiān)控、突發(fā)事件的預(yù)警、交通違章情況和流量
          • 關(guān)鍵字: 視頻監(jiān)控  DSP  FPGA  201105  

          基于FPGA的SPI總線在軟件接收機上的應(yīng)用

          • 摘要:在軟件接收機的研究中,為了實現(xiàn)在GPS或者北斗模式下基帶對射頻前端數(shù)據(jù)的采集,在Altera公司的CycloneⅢ系列FPGA器件上采用VERILOG語言編寫了SPI總線協(xié)議,完成了對射頻前端芯片GPS/北斗兩種工作模式的切換,
          • 關(guān)鍵字: FPGA  SPI  總線  軟件接收機    

          基于FPGA的電臺接口轉(zhuǎn)換模塊設(shè)計

          • 摘要:目前市場上電臺接口轉(zhuǎn)換模塊大多都采用模擬電路,其帶來穩(wěn)定性差,工藝復(fù)雜等缺陷。通過采用數(shù)字信號處理技術(shù)來處理信號通信,提高信號的傳輸速率和降低傳輸?shù)恼`碼率,并提高系統(tǒng)的穩(wěn)定性,節(jié)省信道資源。這
          • 關(guān)鍵字: FPGA  電臺  接口轉(zhuǎn)換  模塊設(shè)計    

          基于FPGA的多功能密碼鎖的設(shè)計

          • 摘要:本文設(shè)計的基于FPGA的電子密碼鎖,具有記憶和修改6位密碼、輸入密碼位數(shù)指示及防止多次試探密碼等功能,與銀行卡的原理和功能極其相似,使得密碼鎖的保密和安全性能進一步增強。最后,給出了在Quartus II軟件
          • 關(guān)鍵字: FPGA  多功能  密碼鎖    

          基于FPGA的FIR濾波器設(shè)計與仿真

          • 摘要:FIR數(shù)字濾波器以其良好的線性相位特性被廣泛使用,屬于數(shù)字信號處理的基本模塊之一。FPGA具有的靈活的可編程邏輯可以方便地實現(xiàn)高速數(shù)字信號處理。為了提高實時數(shù)字信號處理的速度,利用FPGA芯片內(nèi)部的ROM實現(xiàn)
          • 關(guān)鍵字: FPGA  FIR  濾波器設(shè)計  仿真    

          基于DDS技術(shù)三相功率可控PWM信號的FPGA實現(xiàn)

          • 摘要:本文利用FPGA和DDS技術(shù)實現(xiàn)了高精度、高分辨率的三相PWM脈沖信號,并通過AGC程控放大技術(shù)實現(xiàn)對PWM信號的功率可控。本設(shè)計具有控制靈活,輸出頻率穩(wěn)定和范圍寬等優(yōu)點,具有廣闊的應(yīng)用價值。
            關(guān)鍵詞:現(xiàn)場可
          • 關(guān)鍵字: FPGA  DDS  PWM  三相功率    

          賽靈思為滿足100G系統(tǒng)需求擴展其通信產(chǎn)品陣容

          •   全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今日宣布其通信產(chǎn)品陣容的一項重要擴展,旨在加快行業(yè)實施新數(shù)據(jù)包處理、交換和流量管理解決方案的速度,滿足呈指數(shù)級迅猛增長的高帶寬和卓越服務(wù)質(zhì)量(QoS)的需求。本次產(chǎn)品線擴展包括收購業(yè)界領(lǐng)先供應(yīng)商Modelware,該公司是一家提供流量管理/數(shù)據(jù)包處理IP核與參考設(shè)計的全球領(lǐng)先供應(yīng)商, 其產(chǎn)品能夠簡化系統(tǒng)開發(fā),推動擴大支持10G、40G和100G或更高流量網(wǎng)絡(luò)應(yīng)用的差異化。
          • 關(guān)鍵字: Xilinx  100G系統(tǒng)  

          基于FPGA的語音信號實時處理

          • 摘要:介紹一種在語音識別系統(tǒng)中運用FPGA技術(shù)對語音信號進行前期實時處理的方法。利用DSPBuilder設(shè)計信...
          • 關(guān)鍵字: FPGA  語音  

          基于FPGA雷達成像方位脈沖壓縮系統(tǒng)的設(shè)計

          •   合成孔徑雷達成像算法中較為成熟和應(yīng)用廣泛的算法主要有距離-多普勒(R-D)算法和線性調(diào)頻變標(CS)算法。R-D算法復(fù)雜度相對較低,運算比較簡單,雖然其成像質(zhì)量并不高,但是相比對穩(wěn)定性、存儲空間、功耗與實時性要求都很高的實時SAR成像系統(tǒng),其應(yīng)用十分廣泛。在整個有距離-多普勒(R-D)算法中方位脈沖壓縮系統(tǒng)是設(shè)計的關(guān)鍵。隨著FPGA芯片突飛猛進的發(fā)展,實時雷達成像方位脈沖壓縮系統(tǒng)在FPGA上實現(xiàn)變成了可能。   1 脈沖壓縮及方位脈沖壓縮系統(tǒng)的結(jié)構(gòu)   1.1 脈沖壓縮的基本原理   實現(xiàn)脈沖壓
          • 關(guān)鍵字: Xilinx  FPGA  

          基于FPGA的步進電機控制器設(shè)計

          •   步進電機是一種將電脈沖信號轉(zhuǎn)換成相應(yīng)的角位移的特殊電機,每改變一次通電狀態(tài),步進電機的轉(zhuǎn)子就轉(zhuǎn)動一步。目前大多數(shù)步進電機控制器需要主控制器發(fā)送時鐘信號,并且要至少一個I/O口來輔助控制和監(jiān)控步進電機的運行情況。在單片機或DSP的應(yīng)用系統(tǒng)中,經(jīng)常配合CPLD或者FPGA來實現(xiàn)特定的功能。本文介紹通過FPGA實現(xiàn)的步進電機控制器。該控制器可以作為單片機或DSP的一個直接數(shù)字控制的外設(shè),只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù),即町實現(xiàn)對步進電機的控制。   1 步進電機的控制原理   步進電機是數(shù)
          • 關(guān)鍵字: Xinlinx  步進電機  FPGA  

          用FPGA 嵌入式處理器實現(xiàn)高性能浮點元算

          •   在采用數(shù)值處理技術(shù)創(chuàng)建嵌入式應(yīng)用時,通常以整數(shù)或定點表示法來確保算術(shù)運算盡量簡單,這一點至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。FPGA 非常適用于執(zhí)行定點運算,并能在邏輯或基于軟件或硬件處理器的實施方案中創(chuàng)建高度并行的數(shù)據(jù)路徑解決方案。Virtex®-5 FPGA 產(chǎn)品系列中 FXT 系列的最新硬件處理器 Xilinx® PowerPC® 440 可提供超標量功能,讓用戶能夠?qū)ζ骷幊蹋蛊湟愿哌_ 550 MHz 的時鐘速率并行執(zhí)行一個或兩
          • 關(guān)鍵字: Xilinx  PowerPC  

          為什么嵌入式開發(fā)人員要使用FPGA?

          •   在一個領(lǐng)域中,如果唯一不變的是變化,那么不需要對電子技術(shù)和設(shè)計方法的發(fā)展變化做多少回顧,就能見證到變化是如何使設(shè)計工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后,價廉物美的新技術(shù)為基于軟件的革新性電子產(chǎn)品設(shè)計打開了大門,這就是一個很好的例子。簡言之,把設(shè)計的主要元素——在這兒是控制“智能”——轉(zhuǎn)入到軟領(lǐng)域后,設(shè)計工程師就可以在更短時間內(nèi)創(chuàng)建出更好、更智能、更廉價的產(chǎn)品。   這個變化意味著嵌入式軟件開發(fā)人員是當今定義電
          • 關(guān)鍵字: Xilinx  嵌入式  FPGA  
          共6774條 289/452 |‹ « 287 288 289 290 291 292 293 294 295 296 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();