<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

          • 基于FPGA的音樂(lè)播放控制電路設(shè)計(jì),  隨著電子技術(shù)發(fā)展,電子電路的形式趨向復(fù)雜化,面對(duì)這一狀況,人們已經(jīng)清醒地認(rèn)識(shí)到,要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會(huì)對(duì)高新技術(shù)人才的培養(yǎng)需要。本文就一個(gè)
          • 關(guān)鍵字: 控制  電路設(shè)計(jì)  播放  音樂(lè)  FPGA  基于  

          基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

          • 基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì), 面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn),目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口,這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O,能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O
          • 關(guān)鍵字: I/O  設(shè)計(jì)  夾層  FPGA  FMC  標(biāo)準(zhǔn)  基于  

          如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

          • 采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬,工作電壓低至1.5V,因此功耗小,存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無(wú)疑速度更快,容量更大,單位比特的功耗更低,但問(wèn)
          • 關(guān)鍵字: SDRAM  FPGA  DDR3  存儲(chǔ)器    

          基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

          • 摘 要: 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器(VB-DDC)。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn),實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理,同
          • 關(guān)鍵字: FPGA  寬帶數(shù)字  接收機(jī)  帶寬    

          基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

          • 隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network Processor,網(wǎng)絡(luò)處理器)來(lái)完成,流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來(lái)完成。在很多情況下NP
          • 關(guān)鍵字: FPGA  Core  定制    

          基于ARM的可定制MCU可承擔(dān)FPGA的工作

          • 基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個(gè)月,因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右,這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外,標(biāo)準(zhǔn)單元ASIC還
          • 關(guān)鍵字: ARM  MCU  FPGA  

          基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式

          • DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對(duì)抗、電子測(cè)量等民...
          • 關(guān)鍵字: DDFS  DDWS  FPGA  

          基于FPGA原型的GPS基帶驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 隨著SoC設(shè)計(jì)復(fù)雜度的提高,驗(yàn)證所需時(shí)間已經(jīng)占到整個(gè)設(shè)計(jì)周期的70%以上,如何減少驗(yàn)證時(shí)間成為一個(gè)十分重要...
          • 關(guān)鍵字: GPS  基帶驗(yàn)證系統(tǒng)  FPGA  SoC  

          FPGA與MCU/模擬技術(shù)整合提速

          •   繼賽靈思今年年初發(fā)布了與ARM的合作計(jì)劃之后,Altera近日發(fā)布了與ARM、英特爾等的合作計(jì)劃,Actel則被模擬/混合信號(hào)公司Microsemi收購(gòu),這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢(shì)。針對(duì)這些整合趨勢(shì),F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來(lái)會(huì)如何?   
          • 關(guān)鍵字: ARM  FPGA  MCU  

          英特爾也要跨足晶圓代工

          •   英特爾將與臺(tái)積電可程序邏輯門(mén)陣列(FPGA)客戶Achronix簽訂22納米晶圓代工合約,這是英特爾首度跨足晶圓代工市場(chǎng),市場(chǎng)解讀英特爾此舉挑戰(zhàn)臺(tái)積電晶圓代工龍頭地位意圖已十分明顯。  
          • 關(guān)鍵字: 英特爾  晶圓代工  FPGA  

          基于FPGA的MC-CDMA基帶系統(tǒng)的實(shí)現(xiàn)

          • MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來(lái)移動(dòng)通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越,多載波CDMA技術(shù)則能有效地對(duì)抗頻率選擇性衰落,將MIMO技術(shù)與MC-CDMA方案相結(jié)合,構(gòu)成空域復(fù)用MC-CDMA系統(tǒng),將在很大程度上提高系統(tǒng)的性能和容量,更有效地提高信息傳輸速率,完成基于FPGA的空域復(fù)用 MIMO MC一CDMA系統(tǒng)的基帶信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)的任務(wù)[1]。本文采用硬件仿真模型模擬MIMO信道的方法,實(shí)現(xiàn)了對(duì)系統(tǒng)的聯(lián)合調(diào)試與功能驗(yàn)證,與軟件仿真結(jié)果進(jìn)
          • 關(guān)鍵字: MC-CDMA  FPGA  基帶系統(tǒng)    

          一種基于FPGA的RFID無(wú)線通信系統(tǒng)的實(shí)現(xiàn)

          • 隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展,電子信息技術(shù)越來(lái)越快地普及到各行各業(yè)的應(yīng)用中去。傳統(tǒng)的物流信息采集工作方...
          • 關(guān)鍵字: RFID  無(wú)線通信  FPGA  

          基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

          • 相比于液晶顯示、投影顯示等其他大屏幕顯示技術(shù),LED顯示技術(shù)有其獨(dú)特的優(yōu)越性:高亮度、寬可視角度、豐富...
          • 關(guān)鍵字: LED大屏幕  FPGA  反γ校正  SDRAM  

          基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

          • CPLD是復(fù)雜的PLD,專(zhuān)指那些集成規(guī)模大于1000門(mén)以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路...
          • 關(guān)鍵字: CPLD  MAX7000  數(shù)據(jù)采集  FPGA  

          FPGA設(shè)計(jì)中的時(shí)序管理

          • FPGA設(shè)計(jì)中的時(shí)序管理, 當(dāng)FPGA設(shè)計(jì)面臨高級(jí)接口的設(shè)計(jì)問(wèn)題時(shí),該采取什么辦法來(lái)解決呢?美國(guó)EMA公司的TimingDesigner軟件可以簡(jiǎn)化這些設(shè)計(jì)問(wèn)題,并提供對(duì)幾乎所有接口的預(yù)先精確控制。下問(wèn)文將向你娓娓道來(lái)?! ∫?、摘要  從簡(jiǎn)單SRAM接
          • 關(guān)鍵字: 管理  時(shí)序  設(shè)計(jì)  FPGA  
          共6774條 315/452 |‹ « 313 314 315 316 317 318 319 320 321 322 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類(lèi)高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();