<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          FPGA協(xié)處理技術(shù)介紹及進(jìn)展

          • FPGA協(xié)處理技術(shù)介紹及進(jìn)展FPGA的架構(gòu)使得許多算法得以實(shí)現(xiàn),較之采用四核CPU或通用圖形處理器(GPGPU),這些算法的持續(xù)性能更接近器件的峰值性能。隨著對(duì)芯片、算法和庫(kù)基礎(chǔ)的集中改進(jìn),F(xiàn)PGA加速器的基準(zhǔn)測(cè)試結(jié)果不斷
          • 關(guān)鍵字: FPGA  處理技術(shù)    

          基于FPGA的新型數(shù)字電壓表設(shè)計(jì)

          • 準(zhǔn)確可靠的電壓測(cè)量在大學(xué)物理教學(xué)中具有重要意義。在研究目前主流電壓表設(shè)計(jì)方案的基礎(chǔ)上,提出一種基于FPGA技術(shù)的新型數(shù)字電壓表的設(shè)計(jì)方法,極大地增強(qiáng)了系統(tǒng)集成度和電路可靠性。以Altera公司高性價(jià)比的CycloneⅡ系列EP2C5T144芯片為控制核心,以較高性能的模/數(shù)轉(zhuǎn)換器為信號(hào)采集芯片,完成電壓數(shù)據(jù)的采集、轉(zhuǎn)換、處理、顯示,并實(shí)現(xiàn)了檔位的自動(dòng)轉(zhuǎn)換和較寬的測(cè)量范圍。詳細(xì)討論儀表關(guān)鍵電路的設(shè)計(jì)思路以及關(guān)鍵算法的實(shí)現(xiàn)步驟。測(cè)試結(jié)果表明,該儀表測(cè)量誤差不大于O.02 V,具有較高的測(cè)量精度,滿足教學(xué)實(shí)驗(yàn)中
          • 關(guān)鍵字: FPGA  新型數(shù)字  電壓表設(shè)計(jì)    

          Actel SmartFusion智能混合信號(hào)FPGA系列獲Keil支持

          •   愛(ài)特公司(Actel Corporation)宣布,Keil 公司旗下的MDK-ARM微控制器開(kāi)發(fā)套件現(xiàn)已支持 SmartFusion™ 智能混合信號(hào)FPGA系列。   最新版本的Keil MDK-ARM開(kāi)發(fā)套件支持SmartFusion 器件的ARM® Cortex™-M3 微控制器子系統(tǒng) (MSS),并包含設(shè)置文件、專用器件視圖和項(xiàng)目樣例。MDK開(kāi)發(fā)套件備有業(yè)界標(biāo)準(zhǔn)的ARM 編譯器、Keil µVision4 集成開(kāi)發(fā)環(huán)境、全功能RTX RTOS,以及
          • 關(guān)鍵字: Actel  FPGA  SmartFusion  

          采用Actel FPGA的TFT控制器技術(shù)設(shè)計(jì)方案

          • 采用Actel FPGA的TFT控制器技術(shù)設(shè)計(jì)方案, 在1970年,F(xiàn)ergason制造了第一臺(tái)具有實(shí)用性的LCD,從此之后,用戶產(chǎn)品的界面發(fā)生了巨大改變,變得更加的美觀、實(shí)用,在一定場(chǎng)合下逐漸取代傳統(tǒng)的數(shù)碼管、LED的顯示。TFT誕生于80年代末,在1995年之后被廣泛的應(yīng)用,
          • 關(guān)鍵字: 技術(shù)  設(shè)計(jì)  方案  控制器  TFT  Actel  FPGA  采用  

          基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建

          • 基于FPGA的NoC驗(yàn)證平臺(tái)的構(gòu)建,針對(duì)基于軟件仿真片上網(wǎng)絡(luò)NoC(Network on Chip)效率低的問(wèn)題,提出基于FPGA的NoC驗(yàn)證平臺(tái)構(gòu)建方案。該平臺(tái)集成可重用的流量產(chǎn)生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)以及NoC軟件,用于對(duì)NoC原型系統(tǒng)進(jìn)行功能驗(yàn)證和性能評(píng)估。實(shí)際設(shè)計(jì)一個(gè)多核NoC,并用該平臺(tái)對(duì)其進(jìn)行FPGA驗(yàn)證,結(jié)果表明該平臺(tái)的驗(yàn)證速度比軟件仿真提高16 000倍以上,并能對(duì)多種不同結(jié)構(gòu)、路由算法、流控策略的NoC進(jìn)行功能驗(yàn)
          • 關(guān)鍵字: 平臺(tái)  構(gòu)建  驗(yàn)證  NoC  FPGA  基于  數(shù)字信號(hào)  

          對(duì)FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)的研究

          • 如今,F(xiàn)PGA已成為數(shù)字信號(hào)處理系統(tǒng)的核心器件,尤其在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理等領(lǐng)域?,F(xiàn)在的FPGA不...
          • 關(guān)鍵字: FPGA  FIR  數(shù)字濾波器  數(shù)字信號(hào)處理  

          FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)研究

          • 為了研究不同結(jié)構(gòu)的FIR數(shù)字濾波器FPGA實(shí)現(xiàn)對(duì)數(shù)字多普勒接收機(jī)中FPGA器件資源消耗及其實(shí)現(xiàn)的濾波器的速度性能,在Xilinx ISE-l0.1開(kāi)發(fā)平臺(tái)中,采用Verilog HDL語(yǔ)言分別實(shí)現(xiàn)了FIR數(shù)字濾波器的改進(jìn)的串行結(jié)構(gòu)、并行結(jié)構(gòu)以及DA結(jié)構(gòu),并在ModelSim仿真驗(yàn)證平臺(tái)中仿真了實(shí)現(xiàn)設(shè)計(jì)。結(jié)果表明,改進(jìn)串行結(jié)構(gòu)的實(shí)現(xiàn)消耗資源少但濾波速度慢,并行結(jié)構(gòu)的實(shí)現(xiàn)濾波速度快但消耗資源多,而DA算法的實(shí)現(xiàn)速度僅取決于輸入數(shù)據(jù)的寬度,所以濾波速度通常較快且消耗的資源較少。
          • 關(guān)鍵字: 實(shí)現(xiàn)  研究  FPGA  濾波器  數(shù)字  FIR  數(shù)字信號(hào)  

          FPGA高速硬件在環(huán)仿真器進(jìn)行電機(jī)控制器測(cè)試

          在28-nm FPGA 上實(shí)現(xiàn)集成100-GbE 交換解決方案

          • 隨著高速100-GbE 通信網(wǎng)絡(luò)標(biāo)準(zhǔn)的完成,交換功能在互聯(lián)網(wǎng)正常運(yùn)行中扮演了重要角色。網(wǎng)絡(luò)總流量每6個(gè)月翻倍,通過(guò)多種協(xié)議進(jìn)行傳送,網(wǎng)絡(luò)越來(lái)越復(fù)雜,交換體系結(jié)構(gòu)面臨很大的挑戰(zhàn)。目前的單芯片體系結(jié)構(gòu)無(wú)法滿足越來(lái)越大的帶寬和復(fù)雜度要求,因此,需要開(kāi)發(fā)高效算法和交換體系結(jié)構(gòu),以滿足高速網(wǎng)絡(luò)需求。Stratix V FPGA 支持硬件設(shè)計(jì)人員在下一代交換機(jī)和路由器中集成100-GbE 元件,在系統(tǒng)中均衡的分配數(shù)據(jù),確保QoS。 詳情參見(jiàn) http://share.eepw.com.cn/share/downlo
          • 關(guān)鍵字: 28-nm  FPGA   100-GbE 交換  

          在28-nm FPGA 上實(shí)現(xiàn)100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器解決方案

          • 視頻和寬帶無(wú)線技術(shù)對(duì)帶寬越來(lái)越高的要求使得通信網(wǎng)絡(luò)承受了很大的壓力。目前的10-Gbit OTN 基礎(chǔ)設(shè)備通道容量接近了極限,面臨帶寬耗盡的問(wèn)題。面對(duì)越來(lái)越高的資本支出和運(yùn)營(yíng)支出以及不斷下滑的利潤(rùn),服務(wù)提供商轉(zhuǎn)向了100-Gbit OTN 解決方案,將目前的10-Gbit 網(wǎng)絡(luò)容量提高10 倍。但是,還有很多在用的低速率OTN、SONET、以太網(wǎng)和存儲(chǔ)系統(tǒng),這需要通過(guò)100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器將這些系統(tǒng)置入到新的基礎(chǔ)光設(shè)施中。Altera Stratix V FPGA 系列采用了多項(xiàng)關(guān)鍵創(chuàng)新技術(shù)
          • 關(guān)鍵字: 28-nm  FPGA  100-Gbit OTN   復(fù)用轉(zhuǎn)發(fā)器  

          通過(guò)28-nm FPGA 解決100-GbE 線路卡設(shè)計(jì)挑戰(zhàn)

          • 各種標(biāo)準(zhǔn)組織逐步完成了傳送網(wǎng)、以太網(wǎng)和光接口的100G 標(biāo)準(zhǔn), FPGA 在100G 產(chǎn)品系統(tǒng)設(shè)計(jì)早期技術(shù)應(yīng)用中扮演了關(guān)鍵角色。由于帶寬需求越來(lái)越大,服務(wù)提供商為他們的下一代線路卡選擇了最新的40-GbE/100-GbE標(biāo)準(zhǔn)。Altera Stratix V FPGA在28-nm 技術(shù)節(jié)點(diǎn)提供具有增強(qiáng)100G PCS 功能的集成12.5-Gbps收發(fā)器,從而解決了帶寬問(wèn)題。 詳情參見(jiàn) http://share.eepw.com.cn/share/download/id/51953
          • 關(guān)鍵字: Stratix V FPGA  100G PCS  線路卡   

          安富利電子元件推出Xilinx Virtex-6 FPGA DSP開(kāi)發(fā)工具套件

          •   安富利公司旗下運(yùn)營(yíng)機(jī)構(gòu)安富利電子元件宣布推出Xilinx® Virtex®-6 FPGA DSP開(kāi)發(fā)工具套件。這套件是為DSP設(shè)計(jì)而打造,是Xilinx目標(biāo)設(shè)計(jì)平臺(tái)(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE® Design Suite: System Edition 11.4,已開(kāi)始接受訂購(gòu),價(jià)格為2995美元,開(kāi)發(fā)人員可以通過(guò)它快速啟動(dòng)其設(shè)計(jì)。   無(wú)線、航空航天和國(guó)防、儀器和醫(yī)療成像設(shè)備以及其它計(jì)算密集型設(shè)
          • 關(guān)鍵字: 安富利  Virtex-6  FPGA  DSP  

          基于FPGA技術(shù)的模擬雷達(dá)信號(hào)實(shí)現(xiàn)

          • 前言 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是由掩膜可編程門(mén)陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門(mén)陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得
          • 關(guān)鍵字: FPGA  模擬  雷達(dá)信號(hào)    

          Altera發(fā)布28-nm Stratix V FPGA系列

          • Stratix V FPGA突破帶寬瓶頸,同時(shí)降低了系統(tǒng)功耗和成本 2010年4月20號(hào),北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix? V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力,采用各種創(chuàng)新技術(shù)和前沿28-nm工藝,降低了寬帶應(yīng)用的成本和功耗。 Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進(jìn)行制造,提供1
          • 關(guān)鍵字: Altera  28-nm  Stratix V FPGA  

          采用VC++程序的FPGA重配置設(shè)計(jì)方案

          • 采用VC++程序的FPGA重配置設(shè)計(jì)方案,采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過(guò)重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù),從而實(shí)現(xiàn)不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始配置FPGA的方法是
          • 關(guān)鍵字: 設(shè)計(jì)  方案  配置  FPGA  VC  程序  采用  
          共6774條 339/452 |‹ « 337 338 339 340 341 342 343 344 345 346 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類(lèi)高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();