新思科技與中芯國際推出DesignWare USB 2.0 nanoPHY

　　全球半導(dǎo)體設(shè)計制造軟件和知識產(chǎn)權(quán)領(lǐng)先企業(yè)新思科技有限公司和全球領(lǐng)先的半導(dǎo)體制造商中芯國際集成電路有限公司今天宣布開始提供用于中芯國際65納米(nanometer)低漏電(Low Leakage)工藝技術(shù)的新思科技經(jīng)硅驗證的和獲得USB標(biāo)志認證的DesignWare® USB 2.0 nanoPHY知識產(chǎn)權(quán)(IP)。作為一家提供包括控制器、PHY和驗證IP等USB2.0接口完整IP解決方案的領(lǐng)先供應(yīng)商，新思科技繼續(xù)致力于通過提供高品質(zhì)IP助力設(shè)計人員降低集成風(fēng)險，這些IP具備了驗證過的互操作性，并與標(biāo)準(zhǔn)規(guī)范設(shè)計兼容。

　　DesignWare USB 2.0 nanoPHY IP專為各種高市場容量移動和消費電子應(yīng)用而設(shè)計的，這些應(yīng)用的關(guān)鍵要求包括要實現(xiàn)面積最小、低動態(tài)和泄漏功耗等特性。此外，DesignWare USB 2.0 nanoPHY IP內(nèi)建了調(diào)整電路，可支持快速的、芯片加工后的調(diào)整，以應(yīng)對意外的芯片/電路板寄生或工藝變化，而無需用戶對現(xiàn)有設(shè)計進行修改。這一特性使得設(shè)計人員能夠提高良品率，并最大限度地降低昂貴的芯片改版成本。

　　“新思科技經(jīng)過硅驗證的DesignWare USB2.0 nanoPHY IP與中芯國際的低漏電65nm工藝技術(shù)相互融合，使得我們雙方的客戶能夠容易地將先進功能集成到可幫助他們滿足低功耗要求、實現(xiàn)關(guān)鍵上市時間目標(biāo)和快速投入量產(chǎn)的工藝中，”中芯國際高級副總裁兼首席業(yè)務(wù)官季克非表示，“近來，客戶充分利用中芯國際65納米低漏電工藝和新思科技USB2.0 nanoPHY IP在硅晶片領(lǐng)域大獲成功，這讓我們信心倍增。我們將加強與新思科技的戰(zhàn)略和協(xié)同關(guān)系，利用我們業(yè)內(nèi)領(lǐng)先的集成、功率效率和性價比，為我們的客戶提供明顯領(lǐng)先的優(yōu)勢。我們期待著與新思科技一如既往地開展持續(xù)合作，并向更先進的工藝制程邁進。”

　　“隨著新思科技面向SMIC 65 nm LL 工藝技術(shù)的高品質(zhì)DesignWare USB2.0 nanoPHY的上市，我們將繼續(xù)向設(shè)計人員提供他們滿足當(dāng)今制造工藝要求所需的知識產(chǎn)權(quán)，”新思科技解決方案集團營銷副總裁John Koeter表示，“我們通過與中芯國際合作，在其65 nm低漏電工藝中對我們的USB 2.0 nanoPHY IP進行硅驗證。這種做法為我們的客戶提供了成熟的、經(jīng)過認證的IP解決方案，使他們能夠在集成DesignWare IP的過程中降低所面臨的風(fēng)險，并加快產(chǎn)品的上市時間。”