半導(dǎo)體制造：又逢更新?lián)Q代時

　　基帶處理器

　　規(guī)模最大的fabless企業(yè)高通資深副總裁兼通訊科技總經(jīng)理Jim Clifford表示，高通借由領(lǐng)先業(yè)界的整合、兼具功耗及成本效益的產(chǎn)品，為客戶帶來“利用最少資源，獲得更多效益”的重要優(yōu)勢，其關(guān)鍵在于與Foundny的緊密合作，現(xiàn)在更進一步延伸至低耗電、低漏電的28nm進行量產(chǎn)。28nm工藝密度可較前一代工藝高出一倍，讓進行移動計算的半導(dǎo)體器件能在更低耗電下提供更多功能。高通與TSMC目前在28nm的合作包括HKMG高效能工藝技術(shù)以及SiON的低耗電高速工藝技術(shù)。此外，高通預(yù)計于2010年中投產(chǎn)首批 28nm產(chǎn)品。

　　出貨量最大的Fabless企業(yè)—博通公司的運作和中央工程執(zhí)行副總裁Neil Y. Kim認(rèn)為：“我們有計劃向下一代的制程技術(shù)轉(zhuǎn)移。博通公司也正在研發(fā)下一代制程技術(shù)的設(shè)計平臺，向先進制程參數(shù)轉(zhuǎn)移的首要原因就是它可以提升性能、降低功耗、減小芯片尺寸，并且實現(xiàn)更高的集成度。我們的評估顯示下一代先進制程可以提供上述所有好處。”對于博通而言，由于產(chǎn)品線相對比較廣，因此Kim介紹，博通會根據(jù)市場需求進行不同產(chǎn)品的評估。大部分采用28/32nm制程技術(shù)的產(chǎn)品更具競爭力，根據(jù)市場需要博通已經(jīng)做好準(zhǔn)備迎接新制程技術(shù)的采用，28nm工藝可以為手機和其他應(yīng)用提供更高的帶寬和更低的能耗。此外，新工藝還將持續(xù)著力于實現(xiàn)更高程度的系統(tǒng)集成并推動融合。隨著融合不斷的推進，擁有更強大IP的公司可以更受益于新的制程技術(shù)。(由于設(shè)計的復(fù)雜性)產(chǎn)品研發(fā)的平均成本將會繼續(xù)提升，他們會要求更多的資源、計算和存儲。這就像是提高了入門成本，但是相信消費者也更快地意識到新工藝的好處。

　　未來：全代CPU和半代SoC?

　　按照摩爾定律的指引，多年來制程更新的尺寸都是前一代的0.7倍，隨著存儲器行業(yè)不斷在PC的推動下快速成長，存儲器逐漸超越CPU成為制程工藝的領(lǐng)導(dǎo)者，而存儲顆粒的尺寸直接決定了存儲器單位面積上的存儲容量，這就讓存儲器廠商在如何縮減工藝尺寸上絞盡腦汁。于是，誕生了一個比標(biāo)準(zhǔn)工藝節(jié)點(全代工藝)更高密度的工藝，與其同屬一代工藝而工藝尺寸只有全代的0.9。毫無疑問，這樣的變化對Fab的改進不大，投入可以接受，卻可以提供密度為全代工藝1.24倍的芯片，對客戶來說，在成本支出不大的情況下可以讓其產(chǎn)品更有性能競爭優(yōu)勢。對于這樣的革新，某廠商賦予其一個帶有些許感情色彩的稱呼：半代!

　　隨著所有Foundry齊齊轉(zhuǎn)向28nm的“半代”工藝，半導(dǎo)體極有可能以制程分成兩個陣營，對于需要緊跟制程革新腳步的應(yīng)用芯片來說，芯片的種類將直接決定了采用的制程工藝，由于大部分選擇了代工，SoC及更接近SoC的FPGA等將絕大部分以“半代”工藝出現(xiàn)，而CPU依然在Intel的堅守下停留在“全代”工藝。當(dāng)然，還有些許疑問等待未來證實：擁有CPU生產(chǎn)訂單的GF是否會同時兼顧全代和半代兩個陣營，還是將AMD的CPU推進到半代工藝;Intel重兵出擊的SoC產(chǎn)品，比如Atom處理器等低功耗芯片，是繼續(xù)堅持Intel的全代工藝還是轉(zhuǎn)向更主流的SoC半代工藝。

　　32nm的硝煙剛剛開始，22nm工藝的路線圖也日漸清晰。舊金山秋季IDF 2009上，Intel總裁兼CEO Paul Otellini就展示了世界上第一塊基于22nm工藝的晶圓，并宣布將于2011年下半年發(fā)布相應(yīng)的處理器產(chǎn)品，開發(fā)代號Ivy Bridge。展示的測試晶圓采用22nm工藝結(jié)合第三代高K金屬柵極(HK+MG)晶體管技術(shù)、193nm波長光刻設(shè)備制造而成，其上既有SRAM單元也有邏輯電路，并且切割出來的芯片已經(jīng)可以實際工作，將成為Intel未來22nm處理器的基礎(chǔ)。4月14日，TSMC蔣尚義博士談到TSMC20nm工藝將比22nm工藝擁有更優(yōu)異的柵密度以及芯片性價比，為先進技術(shù)芯片的設(shè)計人員提供了一個可靠、更具競爭優(yōu)勢的工藝平臺。此外，20nm工藝預(yù)計于2012年下半開始導(dǎo)入生產(chǎn)。TSMC20nm工藝系在平面電晶體結(jié)構(gòu)工藝(planar process)的基礎(chǔ)上采用強化的高介電值/金屬閘(HKMG)、創(chuàng)新的應(yīng)變硅(strained silicon)與低電阻/超低介電值銅導(dǎo)線(low-resistance copper ultra-low-k interconnect)等技術(shù)。同時，在其他晶體管結(jié)構(gòu)工藝方面，例如鰭式場效晶體管(FinFet)及高遷移率(high-mobility)元件，也展現(xiàn)了刷新記錄的可行性(feasibility)指標(biāo)結(jié)果。從技術(shù)層面來看，由于已經(jīng)具備了創(chuàng)新微影技術(shù)以及必要的布局設(shè)計能力，TSMC因此決定直接導(dǎo)入20nm工藝。