聯(lián)電：明年試產(chǎn)28nm工藝3D堆疊芯片

　　據(jù)悉，臺(tái)灣代工廠聯(lián)電(UMC)計(jì)劃于2011年年中開(kāi)始，使用28nm新工藝試產(chǎn)3D立體堆疊式芯片，并于2012年批量投產(chǎn)。

　　聯(lián)電CEO孫世偉(Shih-Wei Sun)表示，這種3D堆疊芯片使用了硅通孔(TSV)技術(shù)，是聯(lián)電與日本爾必達(dá)、臺(tái)灣力成科技(PTI)共同研發(fā)完成的。這次三方合作匯聚了聯(lián)電的制造技術(shù)、爾必達(dá)的內(nèi)存技術(shù)和力成的封裝技術(shù)，并在3D IC方案中整合了邏輯電路和DRAM。

　　孫世偉指出，客戶需要3D-IC TSV方案用于下一代CMOS圖像傳感器、MEMS芯片、功率放大器和其他設(shè)備，而使用TSV技術(shù)整合邏輯電路和DRAM能夠滿足IT產(chǎn)業(yè)和消費(fèi)電子產(chǎn)品發(fā)展所需要的更強(qiáng)性能、更高集成度。

　　他強(qiáng)調(diào)說(shuō)，聯(lián)電與爾必達(dá)、力成的合作將給客戶帶來(lái)一套完整的解決方案，包括邏輯電路和DRAM界面設(shè)計(jì)、TSV構(gòu)成、晶圓研磨薄化與測(cè)試、芯片堆疊封裝。

　　爾必達(dá)CEO兼總裁阪本幸雄(Yukio Sakamoto)透露，他們利用TSV技術(shù)開(kāi)發(fā)出了8Gb DRAM芯片，能在邏輯電路和DRAM設(shè)備之間提供大量I/O連接，顯著提高數(shù)據(jù)傳輸率、降低功耗。

　　力成董事長(zhǎng)DK Tsai則補(bǔ)充說(shuō)，他們已經(jīng)與爾必達(dá)就TSV技術(shù)探討了兩年之久。