用PLD簡(jiǎn)化邊界掃描測(cè)試

　　引言

　　隨著JTAG標(biāo)準(zhǔn)IEEE1149.1的定型，及隨后開(kāi)始在集成電路Intel 80486中采用，邊界掃描測(cè)試已被廣泛應(yīng)用于測(cè)試印刷電路板的連接，以及在集成電路內(nèi)進(jìn)行測(cè)試。邊界掃描測(cè)試受到設(shè)計(jì)人員的歡迎，因?yàn)樗軌蛟诰€測(cè)試，而無(wú)需昂貴的釘床在線測(cè)試設(shè)備。然而，在大的電路板上，邊界掃描鏈路很長(zhǎng)，電路板設(shè)計(jì)人員面臨著多種挑戰(zhàn)，諸如故障檢測(cè)和隔離、測(cè)試時(shí)間、物理布線，同時(shí)還要管理偏移，電壓轉(zhuǎn)換和滿足各種特殊需要。傳統(tǒng)上使用ASSP來(lái)應(yīng)對(duì)這些挑戰(zhàn)，然而基于ASSP的解決方案更為昂貴，有固定的電平和一些端口，不允許任何的定制，還要手工干預(yù)。本文主要探討如何利用可編程邏輯器件作為一個(gè)頗具吸引力的選擇，以解決大的電路板上與邊界掃描測(cè)試相關(guān)的挑戰(zhàn)。

　　電路板設(shè)計(jì)人員面臨的邊界掃描挑戰(zhàn)

　　在電信和網(wǎng)絡(luò)路由設(shè)備中使用的那些大的電路板通常包含許多有邊界掃描功能的器件。在這些板上實(shí)施邊界掃描測(cè)試時(shí)，設(shè)計(jì)人員通常面臨著以下挑戰(zhàn)：

　　故障檢測(cè)/隔離

　　測(cè)試長(zhǎng)的掃描鏈路是困難的，因?yàn)樵谝粋€(gè)掃描鏈路上的故障可能會(huì)導(dǎo)致整個(gè)系統(tǒng)不能進(jìn)行測(cè)試。此外，由于這些器件是處于菊花鏈之中，測(cè)試系統(tǒng)以鏈路中最慢的器件的速度運(yùn)行。 這既增加了測(cè)試時(shí)間，還增加了成本。

　　物理布線至平衡時(shí)鐘偏移

　　雖然掃描測(cè)試數(shù)據(jù)端口為菊花鏈輸入，典型的控制信號(hào)，如TCK(測(cè)試時(shí)鐘)TMS (測(cè)試模式設(shè)置) 和TRST(測(cè)試復(fù)位) 是直接分配的，從測(cè)試端口到掃描鏈路中的每一個(gè)器件。圖1展示了邊界掃描測(cè)試的一個(gè)典型的安排。當(dāng)掃描鏈中器件的數(shù)量增加時(shí)可以觀察到偏移的影響。解決這個(gè)問(wèn)題的最常見(jiàn)的方法是要增加緩沖器，以便管理板上的偏移，但是這樣做增加了成本和復(fù)雜性。

　　圖1：典型的邊界掃描鏈路

　　電壓轉(zhuǎn)換

　　邊界掃描I / O電壓應(yīng)該與掃描鏈路中連接器件之間的電壓相兼容。然而，電路板上器件的I / O的信號(hào)電平往往是不兼容的。為了解決這個(gè)問(wèn)題，設(shè)計(jì)人員通常添加電壓轉(zhuǎn)換器件。圖2展示了這樣一個(gè)掃描鏈路，其中元件具有不同的I / O電壓。當(dāng)一個(gè)器件的I / O電壓與鏈路中的下一個(gè)器件的I / O電壓不同時(shí)，已在掃描鏈路中插入一個(gè)電壓轉(zhuǎn)換器。在這個(gè)例子中，根據(jù) I / O的電壓，在掃描鏈路中的器件已放在一起。當(dāng)器件的I / O電壓不能放在一起時(shí)，更多的電壓轉(zhuǎn)換器可能需要插入到掃描鏈。

　　圖2：工作在不同I / O電壓的器件的掃描鏈路