不穩(wěn)定性問(wèn)題：芯片設(shè)計(jì)師的下一個(gè)難題

    過(guò)去，多樣化問(wèn)題即使在最壞的情況下也不是最讓設(shè)計(jì)師頭疼的問(wèn)題，在情況好的時(shí)候偶爾還可能促進(jìn)變化的發(fā)生。如今，它已經(jīng)逐漸開(kāi)始像久治不愈的偏頭痛一樣困擾著設(shè)計(jì)師們了。 
       在波動(dòng)等于和大于65納米時(shí)當(dāng)芯片尺寸縮小至65納米甚至更小時(shí)，不穩(wěn)定性就會(huì)影響從功率到訊號(hào)完整性的所有方面。許多波動(dòng)都不達(dá)到和超過(guò)90毫微米，這時(shí)不必憂慮，它們?cè)谔幚砥魃铣尸F(xiàn)出一個(gè)全新的尺度。單個(gè)原子能夠在處理器上發(fā)生變化，它也正是在此發(fā)生變化的。 
       Intel公司首席技術(shù)官Justin Rattner稱，“幾何形狀收縮時(shí)，不穩(wěn)定性也就隨之增加?！薄奥╇娐试黾釉鲩L(zhǎng)5至10倍，頻率變化范圍大約30%?！?nbsp;
       他繼續(xù)說(shuō)道，原子的誤差能夠改變裸片的特性。但是，要預(yù)測(cè)不穩(wěn)定性將在哪里出現(xiàn)，產(chǎn)生什么樣的效果就更不容易了。Rattner指出，預(yù)測(cè)圖表上畫(huà)出來(lái)的可能不是清晰的線條，而是比較模糊的點(diǎn)，且預(yù)測(cè)到的不是一個(gè)確定結(jié)果，而是一種可能。     Synopsys公司的首席技術(shù)官Raul Camposano稱，不穩(wěn)定性問(wèn)題在設(shè)計(jì)和生產(chǎn)中總是存在的。他還說(shuō)，幾何形狀較大的話，這種問(wèn)題處理起來(lái)會(huì)容易得多。     Camposano表示，“從動(dòng)力學(xué)角度來(lái)看，我們要處理電壓的波動(dòng)，溫度的升降以及噪音的變化所帶來(lái)的問(wèn)題?！薄半妷涸叫?，噪音的變化范圍就越小。在波動(dòng)為250納米時(shí)不必針對(duì)噪音做實(shí)時(shí)性分析，當(dāng)波動(dòng)達(dá)到65和90納米時(shí)就必須對(duì)它進(jìn)行實(shí)時(shí)監(jiān)控了?！?nbsp;
       然而，麻煩不僅僅是這些，他稱，在從光刻技術(shù)到化學(xué)機(jī)械研磨再到應(yīng)力應(yīng)變的整個(gè)處理過(guò)程中，不穩(wěn)定性無(wú)處不在。應(yīng)力應(yīng)變能改變芯片的電力電子特性。 
       這位首席技術(shù)官還說(shuō)，測(cè)試就逐漸成為設(shè)計(jì)過(guò)程的必須的一部分了。速度測(cè)試是在設(shè)計(jì)時(shí)被最先應(yīng)用的測(cè)試方法之一，隨后將引入用來(lái)測(cè)試芯片的一系列函數(shù)變化的參數(shù)測(cè)試。 
       Camposano透露，“在EDA技術(shù)中，實(shí)時(shí)性測(cè)試是目前常規(guī)的測(cè)試方法?！薄拔覀冃枰酶_的模具，那樣的話，就能順利進(jìn)行統(tǒng)計(jì)性實(shí)時(shí)測(cè)試和統(tǒng)計(jì)優(yōu)化了?！?nbsp;    業(yè)內(nèi)預(yù)測(cè)，明年統(tǒng)計(jì)性實(shí)時(shí)測(cè)試將成為主流，它主要利用各種可能性將不穩(wěn)定性產(chǎn)生的影響最小化。IMB公司已經(jīng)開(kāi)始利用統(tǒng)計(jì)測(cè)試能力來(lái)處理不穩(wěn)定性問(wèn)題。其他EDA技術(shù)買家也將效仿IBM公司，他們將在今年夏季的設(shè)計(jì)動(dòng)化會(huì)議（Design Automation Conference）上作出聲明。 
       這些設(shè)備和技術(shù)可能對(duì)減少穩(wěn)定性有所幫助，但卻一點(diǎn)也不能減少先進(jìn)處理器芯片的難度和最終成本。未來(lái)十年都會(huì)按摩爾定律發(fā)展，但設(shè)計(jì)生產(chǎn)芯片的成本將繼續(xù)成比例增長(zhǎng)。
轉(zhuǎn)自www.ednchina.com