<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗(yàn)證的效能

          Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗(yàn)證的效能

          作者: 時(shí)間:2012-04-17 來(lái)源:電子產(chǎn)品世界 收藏

                  全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商公司日前宣布:推出其最新版的 Pro® 和® Premier 現(xiàn)場(chǎng)可編程門(mén)陣列()綜合工具。 2012.03產(chǎn)品包括改進(jìn)的綜合算法,它將運(yùn)行時(shí)間提速最高達(dá)30%。此外,Synplify Premier軟件通過(guò)一種新的容錯(cuò)并繼續(xù)功能而得到增強(qiáng),以滿(mǎn)足設(shè)計(jì)師對(duì)快速周轉(zhuǎn)時(shí)間的需求;該軟件能使設(shè)計(jì)師在最后的硬件描述語(yǔ)言(HDL)編譯環(huán)節(jié)生成一份報(bào)告,并修正所有源自丟失或不正確設(shè)計(jì)定義的錯(cuò)誤,而不是逐一修改每個(gè)錯(cuò)誤并重新運(yùn)行編譯步驟;這種功能力對(duì)那些可能對(duì)HDL代碼不熟悉的SoC原型設(shè)計(jì)師至關(guān)重要。此外,通過(guò)采用一個(gè)先進(jìn)的功能組合,新的Synplify Premier軟件版本進(jìn)一步推進(jìn)在一個(gè)設(shè)計(jì)中自動(dòng)化建立高可靠性和故障容忍流程,這些先進(jìn)功能包括可選擇性的三重模組化冗余(TMR)、故障容忍和錯(cuò)誤修正碼(ECC)存儲(chǔ)器和用于檢測(cè)和修正軟錯(cuò)誤的Hamming-3編碼。
           
                 “我們的客戶(hù)一直面對(duì)更短的產(chǎn)品上市時(shí)間,更快地完成他們的設(shè)計(jì)成為了這項(xiàng)挑戰(zhàn)的根本解決之道,”Altera公司軟件、DSP和IP市場(chǎng)總監(jiān)Alex Grbic說(shuō)道。“Synplify產(chǎn)品所帶來(lái)的運(yùn)行時(shí)間改善,與我們Quartus II軟件在編譯時(shí)間上的優(yōu)勢(shì)相結(jié)合,為我們的共同客戶(hù)創(chuàng)造了生產(chǎn)效率方面的優(yōu)勢(shì),幫助他們?cè)跒槲覀冏钚碌?8納米FPGA進(jìn)行設(shè)計(jì)時(shí)能夠減少整體實(shí)施時(shí)間。”

          本文引用地址:http://www.ex-cimer.com/article/131439.htm

                “那些面向安全性要求極高應(yīng)用的設(shè)計(jì),如應(yīng)用到國(guó)防、宇航、醫(yī)療、工業(yè)控制和汽車(chē)市場(chǎng)中的設(shè)計(jì),要求最高級(jí)別的質(zhì)量和可靠性,” Xilinx設(shè)計(jì)方法學(xué)市場(chǎng)營(yíng)銷(xiāo)高級(jí)總監(jiān)Tom Feist說(shuō)道。“這種新的2012.03 Synplify Premier產(chǎn)品能找出Xilinx錯(cuò)誤修正內(nèi)存并自動(dòng)地連接到設(shè)計(jì)。這對(duì)不能容忍錯(cuò)誤的那些高可靠性應(yīng)用尤其有用。”

                  新的Synplify 2012.03軟件版本為FPGA設(shè)計(jì)師提供了顯著縮短的設(shè)計(jì)周期。這種容錯(cuò)并繼續(xù)的功能滿(mǎn)足了基于FPGA原型的快速周轉(zhuǎn)時(shí)間需求,這是通過(guò)消除了在HDL編譯中一旦發(fā)現(xiàn)錯(cuò)誤就要立即處理錯(cuò)誤這一需求而實(shí)現(xiàn)。這對(duì)那些可能不熟悉源HDL代碼的FPGA原型設(shè)計(jì)人員尤其有用。一個(gè)錯(cuò)誤被發(fā)現(xiàn)之后,該工具繼續(xù)編譯而不是為每個(gè)錯(cuò)誤而停止,它將建立一份包括碰到的所有錯(cuò)誤的報(bào)告,這樣他們就能被一起處理而不需要在每一次修訂間重復(fù)編譯。為進(jìn)一步簡(jiǎn)化ASIC原型生成器的流程,Synplify綜合工具有一個(gè)數(shù)據(jù)通道鎖定轉(zhuǎn)換功能,能自動(dòng)將一個(gè)ASIC設(shè)計(jì)轉(zhuǎn)換為一個(gè)FPGA實(shí)現(xiàn),使設(shè)計(jì)者僅用一套源文件就實(shí)現(xiàn)基于FPGA的原型成為可能。Synopsys的Certify®多FPGA原型環(huán)境的用戶(hù)也從新的Synplify軟件流暢的錯(cuò)誤處理和轉(zhuǎn)換功能中獲益,該軟件可幫助加速驗(yàn)證過(guò)程并減少開(kāi)發(fā)時(shí)間。

                  Synplify Premier軟件的最新版本通過(guò)為設(shè)計(jì)師提供了應(yīng)對(duì)輻射效應(yīng)的能力而增強(qiáng)了它對(duì)高可靠性的支持,這種輻射效應(yīng)如因?yàn)榘ū镜氐幕蛘哌x擇性的TMR實(shí)施在內(nèi)的多錯(cuò)誤緩解技術(shù)引起的單個(gè)事件混亂(SEU)。此外,Synplify Premier軟件能推斷錯(cuò)誤修正存儲(chǔ)器和自動(dòng)建立適當(dāng)?shù)倪B接,以利用FPGA供應(yīng)商提供的ECC存儲(chǔ)器。這個(gè)最新版本還支持故障容忍有限狀態(tài)機(jī)器(FSM)實(shí)現(xiàn),通過(guò)使用Hamming-3編碼來(lái)自動(dòng)檢測(cè)并修正可能發(fā)生在一臺(tái)FSM寄存器中的單比特錯(cuò)誤。

                “一項(xiàng)新設(shè)計(jì)的快速提升對(duì)設(shè)計(jì)團(tuán)隊(duì)設(shè)法抓住轉(zhuǎn)瞬即逝的市場(chǎng)機(jī)遇是至關(guān)重要的。的綜合技術(shù)能減少設(shè)計(jì)迭代次數(shù)的數(shù)量并更快地提供診斷信息,” 新思科技解決方案部門(mén)高級(jí)總監(jiān)Ed Bard說(shuō)道。“通過(guò)將能夠加快運(yùn)行時(shí)間的改進(jìn)后算法、新的容錯(cuò)并繼續(xù)功能和分層結(jié)構(gòu)化設(shè)計(jì)技術(shù)結(jié)合在一起,基于FPGA的原型生成器和FPGA設(shè)計(jì)師等都能夠顯著減少成功地實(shí)現(xiàn)其設(shè)計(jì)所需的時(shí)間,同時(shí)不斷地達(dá)到他們所期望的高質(zhì)量結(jié)果。”

          供貨
                   現(xiàn)已可提供Synplify Pro 和Synplify Premier綜合軟件的2012.03 版本。目前擁有支持服務(wù)協(xié)議的客戶(hù)可以使用他們的SolvNet®帳戶(hù)從新思科技下載這個(gè)新版本。Windows 和 Linux的32位和64位平臺(tái)都支持Synplify FPGA綜合產(chǎn)品。



          關(guān)鍵詞: 新思科技 Synplify FPGA

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();