一種用于D/A轉換電路的帶隙基準電壓源的設計

摘要：本文介紹了帶隙基準電壓源的原理，實現了一個高精度的帶隙基準電壓源電路。此電路在-20℃~100℃的溫度范圍內，有效溫度系數為6.1ppm/℃；電源電壓在1.6V~2.0V 變化時，其電源抑制比為103.7dB。

基準電壓源在DAC電路中占有舉足輕重的地位，其設計的好壞直接影響著DAC輸出的精度和穩(wěn)定性。而溫度的變化、電源電壓的波動和制造工藝的偏差都會影響基準電壓的特性。本文針對如何設計一個低溫度系數和高電源電壓抑制比的基準電壓源作了詳細分析。

從DAC電路的實際工作環(huán)境考慮，電源電壓的變化范圍是1.6V~2.0V ，溫度變化范圍是-20℃~100℃。本帶隙基準電壓源的設計指標為：1. 輸出的基準電壓在1.22V左右；2. 電源抑制比為100dB；3. 基準電壓的溫度系數小于10ppm/℃。
　　
帶隙基準電壓源的原理

帶隙基準電壓源的基本原理是：利用雙極性晶體管的基極-發(fā)射極電壓V_BE(具有負溫度系數)與它們的差值V_BE(具有正溫度系數)進行相互補償，從而達到電路的溫度系數為零的目的。

                      
        圖1 帶隙基準電壓產生原理圖                      圖2  基準電壓源電路

如圖1所示，其運算放大器的作用是當電路處于深度負反饋的情況下，使X、Y 兩點的電壓相等。此時若R1=R2，則I1=I2，并滿足：
V_BE1=V_BE2+I₂R₃                      (1)                    
I₁=I₂=(1/R₃)(V_BE1-V_BE2)=(1/R₃)V_Tlnn  (2)
V_OUT=V_BE1+I₁R₁=V_BE1+(R₁/R₃)V_Tlnn     (3)

V_OUT即可作為基準電壓。從(3)式可知，基準電壓只與PN結的正向壓降、電阻的比值以及Q₁和Q₂的發(fā)射區(qū)面積比有關，而與輸入電壓無關，所以，在實際的工藝制作中將會有很高的精度。第一項V_BE1具有負的溫度系數，在室溫時大約為-2mV/℃；第二項V_T具有正的溫度系數，在室溫時大約為+0.085mV/℃，通過設定合適的工作點，可以使兩項之和在某一溫度下達到零溫度系數，從而得到具有較好溫度特性的基準電壓。適當選取R₁、R₃和n的值，即可得到具有零溫度系數的輸出電壓V_OUT。
　　
電路設計

以圖1所示的電路原理為基礎，設計出基準電壓源電路，如圖2所示。電路主要由三部分組成：使能信號驅動電路、偏置電路、帶隙基準電壓V_REF產生電路。通過對每一部分結構、工作原理的介紹，可知圖2所示電路既能解決驅動不夠的問題，又能靈活調節(jié)它的溫度系數，可達到高電源抑制比和低溫度系數的性能。

使能信號驅動電路

此電路由圖2所示的三級反向器構成。PD為電路的使能信號，輸出A₁₀、A₉用來做BIAS和V_REF的使能控制。

使能信號的加入，可以降低功耗。當外部的數字信號還沒有送入轉換電路時，PD使能信號使基準電壓電路處于待機狀態(tài)，從而降低了功耗：當外部的數字信號送入轉換電路時，PD使能信號使基準電壓電路工作。{{分頁}}

為了達到較大的驅動能力，可以使PD信號通過由M_k1,M_K2,M_K3,M_h1,M_h2,M_h3組成的反向器，如圖2所示，反向器的管子寬長比逐級增大，驅動能力逐級提高，輸出A₁₀、A₉可以有效地驅動BIAS和V_REF的使能管，解決了因版圖中走線過長或后端電路管子存在寄生電容而導致的驅動不夠的問題。

偏置電路

偏置電路用來給基準電壓電路的運放提供偏置，如圖3所示。

                       
                     圖3 偏置電路                  圖4 基準電壓產生電路

在圖3電路中，M_K、M_H、M_F、M₄、M₅、M₇為開關管，M₃、M₆、M_S1~M_S6構成啟動電路，M_C1~M_C6可建立起穩(wěn)定的偏置電流。

當A₁₀=0時，開關管M_K、M_F 、M₅導通，M_H、M₄、M₇關斷，偏置電路不工作，A₈=1；當A₁₀=1時，開關管M_H、M₄ 、M₇導通，M_K、M_F、M₅關斷，偏置電路正常工作。

PMOS管M_S1~M_S6是電阻管，上電后 M₆導通，A₈被拉為低電平，M_C1~M_C6導通，電源電流從M_C1流經M_C3、M_C5到地，N₁變?yōu)楦唠娖剑?M₃管打開，N₂拉低，M₆管關斷。經過一段時間后，M_C1~M_C6建立起穩(wěn)定的偏置電流，啟動電路停止工作。

M_C1~M_C6和R可以產生一個與電源無關的電流，M_C1、M_C2兩支路的電流通過M_C5、M_C6、R來設定。本質上講，I₁被自舉到I₂，即I₁=I₂。
V_GS5=V_GS6+I₂R                              (4)
      (5)
從式(5)可看出，電流與電源電壓無關，而與M_C5、M_C6的寬長比和電阻的值有關，調整這些值，可以方便地得到需要的偏置電流。

基準電壓產生電路

圖2所示為V_REF模塊，其具體結構如圖4所示。

該電路通過R_D0、C₁濾掉了電源線上的高頻噪聲，使得基準電壓V_REF更加穩(wěn)定。

圖4與圖1比較，可知圖4主結構中增加了一個電阻R₀，如何調節(jié)電阻使V_REF對溫度的依賴減小，可以通過式(6)~(11)說明：
I₁R₁=I₂R₂                             (6)
V_BE1=V_BE2+I₂R₃                         (7)
I=I₁+I₂                               (8)
V_OUT=V_BE1+I₁R₁+IR₀                     (9)
把式(6)~(8)帶入(9)，得到：
V_OUT=V_BE1+AV_T                          (10)
        (11)
在式(10)中，第一項V_BE1具有負的溫度系數，第二項V_T具有正的溫度系數，適當選取R₀、R₁、R₂、R₃的值，改變A的大小，便可以使兩項之和在室溫下達到零溫度系數。比較(3)式，因為可調變量增加，調節(jié)的范圍變大，則在室溫下V_OUT對溫度的依賴為0。

運算放大器的設計

在基準電壓產生電路中，要求運算放大器的增益越大越好，同時保證其相位裕度在60^o以上，電路如圖5
所示。

圖5 運算放大器電路

圖6  VREF隨溫度變化的特性曲線


圖7 基準電壓隨電源電壓的變化曲線

在圖5中，M_K、M_H、M_F、M_E、M_D為開關管，由使能信號A₁₀控制，A₁₀=1時，運算放大器正常工作。M_B、M_C是用MOS管做的電容，用作裕度補償。同等面積情況下，MOS電容可比多晶硅電容的值大很多，極大地節(jié)省了面積。{{分頁}}

該放大器采用兩級推挽輸出，一是可以得到很高的增益；二是可以得到較大的輸出擺幅。M₀通過A₈將偏置電路中與電源無關的電流鏡像到M₀支路，可以通過調整偏置電路中的電流來改變運算放大器的偏置點和功耗。

電路仿真結果

本設計采用0.18μm  CSMC-HJ  N阱CMOS工藝模型庫，并應用Hspice軟件對電路進行仿真。

溫度特性

電源電壓固定在1.8V，對電路進行-20℃~100℃的溫度掃描，仿真結果如圖6所示。

從圖6中可看出，V_REF的最大和最小值分別是1.2265V和1.2256V，在27℃時，基準電壓是1.2265V。V_REF的溫度系數TC_F可以用下式來衡量：

     (12)

如圖6所示，基準電壓隨溫度的改變而改變，但變化幅度很小，從式(12)可知，TC_F<10ppm/℃，滿足DAC電路對基準電壓的要求。

電源抑制特性

對電路進行電源電壓的DC掃描，通過Hspice仿真得到的波形如圖7所示。

圖7是坐標放大圖，從圖中可看出，電源電壓在1.6V~2.0V變化時，基準電壓從1.2264855V僅變化至1.2264875V。

基準電壓的電源抑制特性可用PSRR來衡量，PSRR計算如下：

=153300=103.7dB                       (13)

可見，基準電壓對電源的抑制性能非常好，幾乎不隨電源電壓改變?！?/P>