<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > inFET聯(lián)電拚F可能搶先臺積電

          inFET聯(lián)電拚F可能搶先臺積電

          —— 領先其競爭對手一步
          作者: 時間:2012-08-13 來源:SEMI 收藏

            在晶圓代工領域一直居于(TSMC)之后的聯(lián)電(UMC),可望藉由率先采用 制程技術,領先其競爭對手一步。

          本文引用地址:http://www.ex-cimer.com/article/135674.htm

            盡管十年前,是最初發(fā)起 構想的主要企業(yè)之一。但依照聯(lián)電與 IBM 簽署的授權協(xié)議,最快在2014年下半年便可采用 20nm 量產(chǎn),這要比最新披露的時程提早一年。

            聯(lián)電取得的 FinFET 授權是在矽晶圓上制造,而不是在絕緣層上覆矽(SOI)晶圓上,據(jù)一位發(fā)言人表示。這將使聯(lián)電能更快地引進技術,并使用運行20nm 塊狀 CMOS制程來量產(chǎn)。若能確保鰭已經(jīng)具備良好的矩形截面定義,就能更顯著地展現(xiàn)出性能的差異化,同時,未來在SOI晶圓上生產(chǎn)FinFET時也能進一步改善漏電流性能。

            在聯(lián)電第二季法說會中,當被問到聯(lián)電準備在2014年推出20nm FinFET時,聯(lián)電CEO孫世偉并沒有反駁。他接著表示,聯(lián)電的首次FinFET元件將以和20nm平面CMOS相同的20nm后段制程為基礎。他表示,許多公司都采取相同做法,但有些人將之定義為16或14nm制程。他進一步指出,這實際上只是行銷手法罷了。

            臺積電最近表示,其首個 FinFET 制程將會搭配16nm節(jié)點,而且可能會在2015年下半年量產(chǎn)。不過,臺積電也會在20nm后段制程中使用 FinFET ,因此,該公司的 FinFET 時程表可能還會有變數(shù)。



          關鍵詞: 臺積電 FinFET

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();