基于開關轉換器的高速ADC供電解決方案(上)

　　簡介

　　當今越來越多的應用要求使用高精度高速的數模轉換器(以下簡稱ADC)，為了使ADC發揮最佳的性能，必須為其提供滿足要求的直流電源。一般而言，系統設計人員愿意使用低壓差線性穩壓器(以下簡稱LDO)來為ADC供電，而不使用開關轉換器(以下簡稱DC/DC)。這是因為LDO一般具有較低的紋波和噪聲，他們擔心DC/DC轉換器的開關噪聲、紋波以及電磁輻射等會導致ADC的信噪比(SNR)下降或者在ADC的輸出端出現不希望的雜散。但是隨著新一代的DC/DC轉換器的出現，加之后置濾波以及精心的設計和布局布線，使得DC/DC轉換器可以成為為高速ADC供電的高效率解決方案。

　　ADC的模擬電源和數字電源

　　目前，大多數高速ADC至少都有兩個電源域：模擬電源域(AVDD)和數字與輸出驅動電源域(DVDD)。部分高速ADC還有一些附加的電源域，比如時鐘電源域，通常也當做模擬電源域處理。高速ADC的模擬電源和數字電源芯片內部是分離的，以防芯片數字部分，尤其是輸出驅動部分產生的開關噪聲通過芯片內部或者外部返回到芯片的模擬輸入端或時鐘輸入端，干擾芯片模擬端的模擬采樣和處理，使ADC的噪聲和雜散指標受到影響而使指標惡化。因此一般都建議使用獨立的兩組電源對芯片的模擬電源和數字電源進行供電。而且這兩組電源之間應有足夠的隔離，以防止數字電源的數字開關噪聲影響高速ADC的模擬電源。但如果在這兩個電源之間實現了充分的濾波和隔離，則采用一個調節器通常也能獲得足夠好的性能。

　　ADC的電源抑制比(PSRR)

　　因為電源對高速ADC的影響至關重要，因此設計高速ADC時必須了解ADC對供電電源噪聲影響的靈敏度，以及如何決定供電電源的最大噪聲才能使ADC實現預期性能。確定高速ADC對電源噪聲抑制能力的一個方法是將一個已知幅度和頻率的信號分別耦合到ADC的不同電源域上，測量ADC輸出中對應頻率的信號的輸出功率，從而考察其電源抑制能力。輸入信號與輸出頻譜中出現的相對應信號的相對功率即為ADC在給定頻率下的電源抑制比(PSRR)。

　　這個指標可以用最低有效位(LSB)，百分比或者dB來表示。下圖顯示了典型高速ADC(ADS58C20)的PSRR與頻率的關系。從圖中可以看出，高速ADC對不同的電源域的噪聲有不同的抑制能力。利用PSRR圖，設計人員可以確定出在保證ADC性能時所允許的電源的最大紋波幅度。例如，如果一個電源芯片在1000kHz時具有5mVp-p的紋波，則從下面的PSRR圖可知，轉換器在此頻率提供大約40dB的抑制。ADS58C20轉換器的滿量程為1.9Vp-p，因此原始5mV信號比輸入滿量程低52dB，此信號將進一步衰減40dB，從而比轉換器的滿量程功率低92dB。這樣，設計人員就能根據ADC的PSRR數據來確定在給定頻率下ADC供電電源的容許紋波。如果知道ADC的電源在已知頻率的紋波(例如來自上游開關轉換器)，則可以利用該方法來確定將此噪聲衰減所需的額外濾波?！　?/p>