基于ARM＋FPGA的重構(gòu)控制器設(shè)計(jì)

2.2 Tap狀態(tài)機(jī)時(shí)序介紹

JTAG邊界掃描測(cè)試由測(cè)試訪(fǎng)問(wèn)端口的TAP控制器管理。TMS，TRST和TCK引腳管理TAP控制器的操作，TDI和TDO位數(shù)據(jù)寄存器提供串行通道。TDI也為指令寄存器提供數(shù)據(jù)，然后為數(shù)據(jù)寄存器產(chǎn)生控制邏輯。對(duì)于選擇寄存器、裝載數(shù)據(jù)、檢測(cè)和將結(jié)果移出的控制信號(hào)，由測(cè)試時(shí)鐘 (TCK)和測(cè)試模式(TMS)選擇兩個(gè)信號(hào)控制。測(cè)試復(fù)位信號(hào)(TRST，一般以低電平有效)一般作為可選的第五個(gè)端口信號(hào)。

如圖2所示，所有基于JTAG的操作都必須同步于JTAG時(shí)鐘信號(hào)TCK。所有測(cè)試邏輯的變化(例如指令寄存器，數(shù)據(jù)寄存器等)必須出現(xiàn)在 TCK的上升沿或下降沿。關(guān)鍵時(shí)序關(guān)系是：TMS和TDI采樣于TCK的上升邊沿，一個(gè)新的TDO值將于TCK下降邊沿后出現(xiàn)，因此一般情況下JTAG的時(shí)鐘不會(huì)太高。

圖3表示了IEEE 1149.1標(biāo)準(zhǔn)定義的TAP控制器的狀態(tài)圖，TAP控制器是16個(gè)狀態(tài)的有限狀態(tài)機(jī)，為JTAG接口提供控制邏輯。TAP狀態(tài)轉(zhuǎn)移如圖3所示，箭頭上的 1或0，表示TMS在TCK上升沿的值(高電平TMS=1，低電平TMS=0)，同步時(shí)鐘TCK上升沿時(shí)刻TMS的狀態(tài)決定狀態(tài)轉(zhuǎn)移過(guò)程。對(duì)于TDI端輸入到器件的配置數(shù)據(jù)有兩個(gè)狀態(tài)變化路徑：一個(gè)用于移指令到指令寄存器中，另一個(gè)用于移數(shù)據(jù)到有效的數(shù)據(jù)寄存器，該寄存器的值由當(dāng)前執(zhí)行的JTAG指令決定。當(dāng)TAP控制器處于指令寄存器移位(SHIFT-IR)狀態(tài)時(shí)，對(duì)于每一個(gè)TCK的上升沿，連接在TDI和TDO之間的指令寄存器組中的移位寄存器向串行輸出方向移一位。

當(dāng)TMS保持為高電平時(shí)，在TCK的上升沿TAP控制器進(jìn)入到“EXIT1-IR”狀態(tài)；當(dāng)TMS為低電平時(shí)，TAP控制器保持在“指令寄存器移位”狀態(tài)。