GPS信號中斷時慣導(dǎo)芯片的位置信息感知系統(tǒng)設(shè)計
加入技術(shù)交流群
2 系統(tǒng)工作原理及主要控制信號說明
本文研究了如何在移動端GPS信息缺失的情況下，使用SPI協(xié)議建立FPGA與慣導(dǎo)芯片ADIS16003之間的通信，從而獲取移動物體當(dāng)前的加速度。DSP將通過EMIF接口讀取此加速度，并根據(jù)之前有效的GPS信息推算出當(dāng)前的概略GPS信息(經(jīng)緯度、速度和時間等)。
2．1 工作原理
FPGA驅(qū)動ADIS16003慣導(dǎo)芯片工作包括初始啟動和正常啟動兩種模式。
(1)初始啟動模式
FPGA上電復(fù)位時自啟動ADIS16003芯片，配置ADIS16003控制寄存器，并讀取芯片測得的雙軸軸向加速度初始值，存儲到EMIF接口的0x068～0x069地址空間供DSP讀取，用作誤差校正之用(此模式工作在移動端處于靜止?fàn)顟B(tài)時，且此模式僅由DSP讀取1次)。
(2)正常啟動模式
初始啟動模式完成之后，F(xiàn)PGA將自動轉(zhuǎn)入數(shù)據(jù)采集階段，源源不斷地通過SPI接口從ADIS16003芯片中采集雙軸軸向瞬時加速度，以備DSP使用。加速度每秒采集8次，每隔0．125 s采集一次。每秒都將得到8組結(jié)果，分別為ax0ay0、ax1ay1、ay2ay2、ax3ay3、ax4ay4、ax5ay5、ax6ay6和ax7ay7，存儲于FGPA內(nèi)部的8個中間寄存器單元reg0～reg7(非EMIF接口，每個輸出結(jié)果為12×2位，存儲于32位的寄存器組中)，并隨著時間的推移不斷地刷新。這么做的目的是確保這8個寄存器組中始終保存有最近1 s的移動物體加速度信息，以保證加速度信息的準(zhǔn)確性和有效性。當(dāng)CPU通過GPS接收天線檢測到GPS信息丟失時，CPU通過PCI接口給FPGA配入spi_cmd_val信號(高電平有效)，同時通過HPI接口給
DSP寫入信息丟失前2 s的GPS信息(包括經(jīng)緯度、速度和時間)，作為定位基點。FPGA檢測到spi_cmd_val信號有效后，立即將中間寄存器單元reg0～reg7中存儲的瞬時加速度送入EMIF接口的0x060～0x067地址單元(32位)，同時拉高int_spi_done信號，產(chǎn)生外部中斷(拉低DSP的引腳)通知DSP從EMIF接口讀取加速度信息，并通過后續(xù)軟件算法進行信號處理，轉(zhuǎn)化為移動端經(jīng)緯度信息。再通過DSP的HPI接口上報給CPU，從而使高層獲取移動端當(dāng)前GPS信息，即完成了GPS位置信息的模擬。加速度存儲格式如表1所列。其中包括初始和瞬時加速度值，共占用32位EMIF接口10個地址單元。本文引用地址：http://www.ex-cimer.com/article/150076.htm
2．2 主要控制信號說明
①spi_cmd_data：ADIS16003芯片控制字(寄存器)，8位，F(xiàn)PGA配入。
②spi_cmd_val：GPS信號缺失時ADIS16003啟動信號，CPU發(fā)出，脈沖觸發(fā)。
③spi_cmd_val_reg：ADIS16003啟動信號寄存器，及時存儲觸發(fā)脈沖，持續(xù)一個時鐘后清0。
④spi_data_i：ADIS16003串行輸出信號，包括雙軸軸向加速度，每個spi_clk時鐘下降沿輸出一位，16個時鐘周期完成一次運算。
⑤spi_cs：SPI片選信號，低電平有效。
⑥spi_clk：SPI通信時鐘信號，由主時鐘分頻得到，此處進行32分頻。
⑦spi_data_o：ADIS16003控制字輸入信號，8位串行輸出，spi_clk時鐘上升沿動作。
⑧spi_rdata：ADIS16003運算結(jié)果，12位，每個spi_clk下降沿輸出一位，采取移位拼接方式(向左移)，在第16個時鐘下降沿輸出一次完整的采集結(jié)果(每次采集至少需要16個時鐘周期)。
⑨spi_state：SPI工作狀態(tài)信號，0為IDLE，1為BUSY，2為DONE，采用有限狀態(tài)機進行設(shè)計。
⑩spi_wr_cnt_o、spi_wr_cnt_i：十六進制計數(shù)器，時鐘上升沿和下降沿分別計數(shù)。
評論