<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > GPS信號中斷時慣導芯片的位置信息感知系統(tǒng)設計

          GPS信號中斷時慣導芯片的位置信息感知系統(tǒng)設計

          作者: 時間:2011-11-05 來源:網絡 收藏

          3.2 軟件功能仿真
          的底層SPI通信部分使用FPGA進行驅動,采用Verilog HDL語言編寫程序,并在Quartus 10.1集成環(huán)境下進行功能仿真驗證,如圖6所示。結果顯示,數據采集符合邏輯,當所有數據采集完成一次之后立即送出觸發(fā)DSP讀取。

          本文引用地址:http://www.ex-cimer.com/article/150076.htm

          h.jpg



          4 測試結果
          利用Signal Tap II Logic Analyzer在線邏輯分析儀進行板上硬件實際調試,圖7為SignalTap加速度在線采集實測波形。測試結果顯示數據采集和處理符合時序要求;FPGA與DSP的EMIF接口配合良好,經過后續(xù)DSP軟件算法處理后能成功推算出移動物體當前的,及時上報CPU(每秒1 s)。其中SPI總線通信時鐘為1.4 MHz。經過測試,完全能夠達到要求,已在某大型通信中得到應用。

          i.jpg



          結語
          通過本系統(tǒng)的和調試過程可以看出,使用FPGA作為物理層驅動具有SPI接口的數字是簡單而有效的一種數字設計方案,可以較容易地滿足的時序要求。通過與EMIF接口的配合還可以很好地利用DSP芯片完成眾多嵌入式系統(tǒng)的設計。


          上一頁 1 2 3 4 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();