基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

　　CCl校驗(yàn)位相異對(duì)應(yīng)出錯(cuò)數(shù)據(jù)位列號(hào)倒數(shù)第二位為1;CC2對(duì)應(yīng)列號(hào)倒數(shù)第3位為1，可以推出錯(cuò)誤數(shù)據(jù)位的列號(hào)為110，同理行號(hào)相關(guān)的幾個(gè)校驗(yàn)位中CC4，CC5出現(xiàn)相異可以推出錯(cuò)誤數(shù)據(jù)位的行號(hào)為0110，由此可以知道出錯(cuò)的數(shù)據(jù)位是DA22，再對(duì)確認(rèn)出錯(cuò)的數(shù)據(jù)位取反就實(shí)現(xiàn)了糾正1位錯(cuò)誤的功能。而如果出現(xiàn)2位錯(cuò)誤，比如數(shù)據(jù)位DAl和DA34同時(shí)出錯(cuò)，如圖2中所示，這會(huì)引起新老校驗(yàn)位中的CC0，CCl，CC3，CC4，CC6同時(shí)出現(xiàn)相異。這時(shí)如果還按照上述糾正1位錯(cuò)誤時(shí)的算法，就會(huì)推出出錯(cuò)數(shù)據(jù)位的行號(hào)為1011列號(hào)為011，這樣，就會(huì)認(rèn)為是數(shù)據(jù)為DA51發(fā)生了翻轉(zhuǎn)，從而產(chǎn)生錯(cuò)誤的檢糾錯(cuò)結(jié)果，如圖2中粗箭頭所示。以前的測(cè)試數(shù)據(jù)表明，若在近地軌道中，SRAM存儲(chǔ)器中的每一個(gè)存儲(chǔ)數(shù)據(jù)位一天之內(nèi)發(fā)生SEU概率約是10-7(位·天)，則可以推導(dǎo)出這個(gè)SRAM中1組64位的數(shù)據(jù)，在一天時(shí)間內(nèi)有2位同時(shí)出現(xiàn)錯(cuò)誤的可能性約為10-10(次·天)，在南大西洋輻射異常區(qū)和太陽活動(dòng)高峰期，這種情況的發(fā)生率可能還會(huì)提高1～2個(gè)數(shù)量級(jí)。

　　為了避免在發(fā)生雙位元錯(cuò)誤時(shí)出現(xiàn)錯(cuò)檢錯(cuò)糾的情況，需要增加1個(gè)校驗(yàn)位CC7，它是所有數(shù)據(jù)位的奇偶校驗(yàn)結(jié)果，即CC7=DA0⊕DAl⊕DA2⊕DA3⊕…⊕DA63。這樣在每次出現(xiàn)1個(gè)數(shù)據(jù)位錯(cuò)誤時(shí)，新生成的NCC7也都會(huì)與先前的值相異，而當(dāng)數(shù)據(jù)位中有2個(gè)存儲(chǔ)單元出錯(cuò)，其他校驗(yàn)位會(huì)檢測(cè)有錯(cuò)誤出現(xiàn)，但NCC7不會(huì)發(fā)生變化，NCC7⊕CC7=0，這時(shí)就可以判斷出有雙位錯(cuò)誤，從而使系統(tǒng)實(shí)現(xiàn)了檢測(cè)雙位錯(cuò)誤的功能。

　　2 設(shè)計(jì)實(shí)現(xiàn)

　　將所有與主存儲(chǔ)器中數(shù)據(jù)一一對(duì)應(yīng)的校驗(yàn)位(CCl～CC8)存儲(chǔ)在另一個(gè)獨(dú)立的8位SRAM中，系統(tǒng)的硬件結(jié)構(gòu)如圖3所示。

　　存儲(chǔ)校驗(yàn)位的8位數(shù)據(jù)SRAM2同樣遇到出現(xiàn)SEU效應(yīng)得可能，通過分析可以知道，SRAM2出現(xiàn)1位數(shù)據(jù)翻轉(zhuǎn)時(shí)，只有對(duì)應(yīng)的一位數(shù)值與通過數(shù)據(jù)位新生成的校驗(yàn)位數(shù)值相異，而其他的7個(gè)校驗(yàn)位數(shù)據(jù)都沒有變化，此時(shí)對(duì)對(duì)應(yīng)的校驗(yàn)位取反就實(shí)現(xiàn)了糾錯(cuò)功能。對(duì)于出現(xiàn)雙位元錯(cuò)誤的可能，通過理論分析，可以知道一組8位的校驗(yàn)數(shù)據(jù)在一天中出現(xiàn)這種情況的概率約為7×10-13。，相比于主存儲(chǔ)器而言降低了兩三個(gè)數(shù)量級(jí)，暫時(shí)可以不予考慮。