<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的檢糾錯邏輯算法的實現(xiàn)

          基于FPGA的檢糾錯邏輯算法的實現(xiàn)

          作者: 時間:2011-09-19 來源:網(wǎng)絡(luò) 收藏
          的檢設(shè)計采用VHDL語言。設(shè)計使主存儲器SRAMl中的64位數(shù)據(jù)新生成的NCC[7:0]與SRAM2中的7位校驗位CC[7:0]一起經(jīng)過異或運算,生成8位的校正子,其中前7位就對應(yīng)于前述定位錯誤數(shù)據(jù)的行號和列號的值,第8位用于判斷是否出現(xiàn)雙位元錯誤。8位校驗子的值可以求出1個64位掩碼(Mask),用以校正單位元錯誤。如果未檢測到錯誤,此掩碼的所有位都為零。如果檢測到單位元錯誤,相應(yīng)掩碼會屏蔽除錯誤位之外的所有位。下一階段,使用原始數(shù)據(jù)對此掩碼進(jìn)行異或運算。最終,錯誤位被反轉(zhuǎn)(或校正)至正確狀態(tài)。如果檢測到雙位元錯誤,所有掩碼位也都為零。使用1個雙位的數(shù)組(ER[1,O])用于報告檢測的錯誤類型(“OO”表示無錯、“01”表示單位元錯誤、“10”表示雙位錯誤、“11”表示無法判斷的多位錯誤)。整個的工作過程如圖4所示。生成錯誤類型報告數(shù)組和相應(yīng)的校正掩碼的工作都在同一時鐘周期內(nèi)完成,體現(xiàn)了采用進(jìn)行并行處理的獨特優(yōu)勢。

          本文引用地址:http://www.ex-cimer.com/article/150201.htm

            

          糾錯邏輯的工作過程

            3 結(jié) 語

            對綜合后進(jìn)行仿真的結(jié)果進(jìn)行分析,期間人為地加入1位、2位、3位隨機分布的數(shù)據(jù)位錯誤,該系統(tǒng)能夠在2個系統(tǒng)時鐘周期內(nèi)對1位錯誤的情況成功地檢測并予以糾正;對2位和3位錯誤情況也都進(jìn)行了正確的類別判定。仿真結(jié)果表明,設(shè)計的系統(tǒng)比較理想,能滿足設(shè)計要求。


          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();