<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)

          基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)

          作者: 時(shí)間:2010-09-03 來(lái)源:網(wǎng)絡(luò) 收藏

           這里提出一種利用的I/0端口數(shù)多和可編程的特點(diǎn),采用的多,實(shí)現(xiàn)60個(gè)自由操作,并簡(jiǎn)化MCU的控制信號(hào)。

          本文引用地址:http://www.ex-cimer.com/article/151597.htm

            2 設(shè)計(jì)方案

            是一種可編程邏輯器件,它具有良好性能、極高的密度和極大的靈活性,外圍電路簡(jiǎn)單可靠等特性。因此,該設(shè)計(jì)是由MCU、、等部分組成。60路按鍵信號(hào)進(jìn)入FPGA單元,以供數(shù)據(jù)采集;FPGA處理采集到的數(shù)據(jù)信號(hào),編碼后寫(xiě)入內(nèi)部FIFO。MCU通過(guò)I/O端口提取FIFO中的數(shù)據(jù)。模塊通過(guò)電源接口向各個(gè)部分供電。其系統(tǒng)設(shè)計(jì)原理框圖如圖l所示。

            


            2.1 FPGA配置電路

            FPGA采用Altera公司EPF10K30ATC144,該器件內(nèi)核采用3.3 V供電,端口電壓為3.3V可承受5 V輸入高電平,其工作頻率高達(dá)100 MHz;有102個(gè)可用I/0端口,每個(gè)端口輸入電流最高達(dá)25 mA,輸出電流達(dá)25 mA;l728個(gè)邏輯單元(Les),12 288 bit的用戶Flash存儲(chǔ)器,可滿足用戶小容量信息存儲(chǔ),完全滿足系統(tǒng)設(shè)計(jì)要求。

            由于FPGARAM工藝技術(shù),該器件丁作前需要從外部加載配置數(shù)據(jù),需要一個(gè)外置存儲(chǔ)器保存信息,采用可編程的串行配置器件EPC2.其供電電壓為3.3 V。OE和nCS引腳具有內(nèi)部用戶可配置上拉電阻。FPGA的DCLK、DATA0、nCONFIG引腳信號(hào)均來(lái)自EPC2。系統(tǒng)上電后,首先FPGA初始化,nSTATUS、CONF_DONE置為低電平。nSTATUS置為低電平后復(fù)位,此時(shí)EPC2的nCE為低電平,因此選取EPC2,從而數(shù)據(jù)流從DATA引腳輸入到FPGA的DATAO引腳。配置完成后,F(xiàn)PGA將CONF_DONE置為高電平,而EPC2將DATA引腳置為高阻態(tài)。其FPGA配置電路如圖2所示。

            


          上一頁(yè) 1 2 3 4 下一頁(yè)

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();