一種基于AD9854的BPSK信號產(chǎn)生設(shè)計
加入技術(shù)交流群
相位寄存器配置值的計算公式為(φ／2π)×214，其中φ為需要配置的相位值，對于BPSK信號，一般1號相位寄存器表示的相位值與2號相位寄存器表示的相位值相差π。頻率寄存器配置值的計算公式為(f／fs)×248，其中f是需要輸出的BPSK載頻，即中頻頻率；fs為系統(tǒng)時鐘頻率，它由從REFCLK得到的外部參考時鐘頻率經(jīng)可編程參考時鐘倍頻器倍頻后得到。需要考慮的控制寄存器各比特定義和配置值如表2所示。本文引用地址：http://www.ex-cimer.com/article/153520.htm
AD9854工作于并行配置方式下的寫時序，如圖2所示，圖中最大時延TWRHGH為7ns，在編寫程序時需要注意時延量。
最后的控制步驟就是編寫軟件，用FPGA對AD9854進行控制可以通過狀態(tài)機的方式實現(xiàn)。
(1)采用Verilog HDL語言定義FPGA的管腳如下
modulate AD9854_Control(
input clk10MHz，
output reg[5：0]a=6'h00，
output reg[7：0]d=8'h00，
output regwrb=1’b1，
output regud=1'b0，
output regbpsk=1'b0，
output wirerefclk)；
(2)給出refclk的頻率為10MHz
assign refclk=clk10MHz；
評論