一種基于AD9854的BPSK信號(hào)產(chǎn)生設(shè)計(jì)

圖3中，“*”表示對(duì)AD9854進(jìn)行寫入操作，就是將wrb腳置低，再置高。這時(shí)AD9854的系統(tǒng)時(shí)鐘設(shè)置為140 MHz，而波形頻率設(shè)置為系統(tǒng)時(shí)鐘的1／2，也就是70 MHz。從BPSK管腳輸出一個(gè)碼速率設(shè)置為9．6 MHz的0、1碼流，即得到需要的載波頻率70 MHz的BPSK信號(hào)。

3 實(shí)驗(yàn)結(jié)果
用示波器和頻譜儀分別觀測(cè)AD9854芯片的輸出，如圖4和圖5所示。

由于BPSK信號(hào)的相位差為π，因此其碼元‘0’和‘1’所對(duì)應(yīng)的信號(hào)相位完全取反，從圖3所示的示波器觀測(cè)圖可以看出，AD9854的輸出波形由相位完全相反的兩組正弦波在時(shí)域相互疊加，形成了眼圖的效果，眼圖勻稱，說(shuō)明BPSK信號(hào)的輸出穩(wěn)定，無(wú)抖動(dòng)。從圖4所示的頻譜儀觀測(cè)圖可以看出，AD9854的輸出信號(hào)載頻為70 MHz，觀測(cè)帶寬(Span)設(shè)為96 MHZ，因此可以看出信號(hào)的主瓣寬度為19．2 MHz，副瓣寬度為9．6 MHz，說(shuō)明BPSK信號(hào)的碼速率為9．6 MHz，這與軟件設(shè)計(jì)中的參數(shù)完全一致。

4 結(jié)束語(yǔ)
文中利用FPGA對(duì)AD9854進(jìn)行控制，產(chǎn)生了BPSK信號(hào)，并給出了軟、硬件設(shè)計(jì)方法，實(shí)驗(yàn)結(jié)果證明了設(shè)計(jì)的正確性，為通信系統(tǒng)中的中頻處理提供了一個(gè)有效的方法。