基于CMOS工藝的RF集成電路設計

近年來，有關(guān)將CMOS工藝在射頻（RF）技術(shù)中應用的可能性的研究大量增多。深亞微米技術(shù)允許CMOS電路的工作頻率超過1GHz，這無疑推動了集成CMOS射頻電路的發(fā)展。目前，幾個研究組已利用標準的CMOS工藝開發(fā)出高性能的下變頻器、低相位噪聲壓控振蕩器（VCO）和雙模數(shù)預分頻器（prescaler）。這些研究表明，在無須增加額外器件或進行調(diào)整的條件下，可以設計出完全集成的接收器和VCO電路。低噪聲放大器、上行轉(zhuǎn)換器、合成器和功率放大器的深入研究，將可能設計出電信應用的完全集成收發(fā)器CMOS 射頻電路。

　　無線通信及其應用技術(shù)的迅猛發(fā)展，很大程度上得益于無線通信中的數(shù)字編碼和數(shù)字信號處理技術(shù)的引入。數(shù)字技術(shù)發(fā)展是高性能低成本CMOS技術(shù)發(fā)展的結(jié)果，因為CMOS技術(shù)使得在單塊裸片上集成大量的數(shù)字功能成為可能。這樣，利用先進的調(diào)制技術(shù)、復雜的解調(diào)算法，以及高質(zhì)量的錯誤檢測和糾錯系統(tǒng)，其結(jié)果是產(chǎn)生了高性能無損耗的數(shù)字通信信道。

　　目前，數(shù)字技術(shù)發(fā)展以及無線市場的高速增長已經(jīng)極大地改變了模擬收發(fā)器前端設備。前端設備是天線與無線收發(fā)器的數(shù)字調(diào)制解調(diào)器之間的接口，前端設備必須檢測頻率高達1GHz至2GHz微伏級的微弱信號。同時，還必須以相同的高頻率發(fā)射功率在2W左右的信號。因此，這需要能在天線和A/D轉(zhuǎn)換以及數(shù)字信號處理之間轉(zhuǎn)換頻帶的高性能模擬電路，如濾波器、放大器和混頻器。低成本和低功耗要求使得模擬前端設備成為未來射頻設計的瓶頸，集成度的進一步提高將顯著降低裸片大小、成本和功耗。在過去幾年中，已經(jīng)提出了許多進一步增強接收器、發(fā)送器和合成器集成度的不同技術(shù)。

　　在進一步提升集成度的同時，研究人員也力圖采用CMOS工藝集成射頻電路。雖然CMOS技術(shù)主要應用于數(shù)字電路的集成，但如果能在高性能模擬電路中應用CMOS技術(shù)，將使性能得到很大提高，其優(yōu)勢將更為明顯：可在單塊芯片上集成完整的收發(fā)器系統(tǒng)，即同一裸片上既集成模擬前端器件，又集成數(shù)字解調(diào)器。這種需求只能利用CMOS或BiCMOS工藝實現(xiàn)，BiCMOS工藝能提高模擬設計的性能，但成本也相應提高，這不僅因為單位面積的成本增加，而且需要為數(shù)字電路部分預留更大的芯片空間。隨著在CMOS工藝上的投資遠遠超出雙極性器件，普通CMOS工藝將逐步消除BiCMOS器件與采用深亞微米 CMOS工藝的NMOS器件，甚至消除采用相同BiCMOS工藝的NMOS器件之間的性能差異。NMOS器件的ft參數(shù)將逐漸接近NPN器件的ft。

　　盡管多年前就展開了一些有關(guān)采用CMOS工藝的射頻設計研究，但直到最近幾年人們才真正關(guān)注實現(xiàn)該技術(shù)的可能性。目前，業(yè)界有幾個研究組正從事該主題的研究。由于雙極性器件固有的特性優(yōu)于CMOS器件，因此一些研究人員認為射頻CMOS只適用于具有較低性能標準，如ISM等低性能系統(tǒng)，或者可以通過改進CMOS工藝，如蝕刻電感器下面的基底來提高其性能。射頻CMOS技術(shù)將可能采用普通的深亞微米工藝對高性能應用，如GSM、DECT和 DCS1800中的收發(fā)器進行完全集成。

　　CMOS技術(shù)

　　出于對技術(shù)標準的不斷提高以及實現(xiàn)更高集成度DSP電路的考慮，亞微米技術(shù)目前已被視為標準的CMOS技術(shù)。該技術(shù)的發(fā)展趨勢甚至向深亞微米技術(shù)發(fā)展，如規(guī)格為0.1微米或更小的晶體管。而Ft接近100GHz的晶體管最近也出現(xiàn)在0.1微米的深亞微米工藝中。

　　然而，晶體管中的寄生電容，包括柵極-漏極交迭電容（gate-drain overlap capacitance）和漏極-體結(jié)電容（drain-bulk junction capacitance）延緩了深亞微米技術(shù)的發(fā)展。圖1比較了不同技術(shù)的ft和fmax值，這清晰地說明了上述結(jié)論。與ft相比，fmax更為重要，因為fmax反映了實際配置中晶體管的速率極限。如圖中所示，雖然ft快速增加，但對于實際的電路設計（fmax），速度的提高卻并不大。

　　最后，在最近的集成CMOS射頻電路中很清晰地看到，不僅CMOS技術(shù)本身成為了制約因素，封裝也同樣如此。由于射頻信號最終將來源于芯片，而且由于射頻天線信號必須進入芯片，因此任何與ESD保護網(wǎng)絡相連的PCB、封裝引腳寄生電容將極大地影響，或使射頻信號惡化。

　　接收器拓撲結(jié)構(gòu)

　　超外差（heterodyne）或中頻接收器是最常用的接收器拓撲結(jié)構(gòu)。在中頻接收器中，期望信號將下變頻到相對較高的中頻頻率。采用高質(zhì)量的無源帶通濾波器可防止鏡像信號在中頻頻率上與期望信號發(fā)生交迭。通過利用中頻接收器拓撲結(jié)構(gòu)，尤其是當采用多個中頻級時可以實現(xiàn)極高的接收器性能。

　　由于每一級濾波都需要在芯片外實現(xiàn)，并采用分立的帶通濾波器，因此中頻接收器設計的主要問題是不能滿足更高的集成度要求。這些分立的濾波器和帶有大量引腳的接收器芯片提高了成本，而且功耗也很大（通常分立濾波器需要50Ω的驅(qū)動信號源驅(qū)動）。此外，在CMOS射頻電路設計中，在1GHz的頻率范圍上輸入/輸出的問題也很嚴重。

　　作為中頻接收器的替代方案，零差（homodyne）或零中頻接收器可以實現(xiàn)極高的集成度。零中頻接收器對通往基帶的信號進行了直接、正交的下變頻轉(zhuǎn)換。期望信號將自身作為鏡像信號，因此可以實現(xiàn)充分的鏡像信號抑制，盡管信號抑制的正交精度有限。在理論上，零中頻接收器中根本不需要分立的高頻帶通濾波器，可以實現(xiàn)完全集成的接收器，尤其是當下變頻在單級中執(zhí)行時。例如，直接從900MHz變換到基帶信號。

　　與中頻接收器相比，零中頻接收器的缺點在于其較低的性能。零中頻接收器對寄生基帶信號非常敏感，如DC偏移電壓以及由射頻和LO自混頻產(chǎn)生的串擾分量。這些缺點限制了零中頻接收器在無線應用系統(tǒng)中的廣泛使用，因此零中頻接收器常用在低性能要求的應用中，如尋呼機和ISM中。在這些應用中，可以對編碼進行擾碼處理，因此可以插入高通濾波器，從而避免DC偏移問題。零中頻接收器的另一個應用是用作中頻-零中頻混合接收器拓撲結(jié)構(gòu)的第二級。通過采用由DSP實現(xiàn)的動態(tài)非線性DC糾錯算法，零中頻拓撲結(jié)構(gòu)還可應用于高性能應用系統(tǒng)，如GSM和數(shù)字增強型無繩電話（DECT）中。

　　近年來，高性能要求的應用中也引入了新的接收器拓撲結(jié)構(gòu)，如準中頻（quasi-IF）或?qū)拵е蓄l接收器，以及低中頻接收器。寬帶中頻接收器首先對中頻頻率進行正交下變頻，接著再對基帶進行正交下變頻。信道選擇則由中頻頻率處的第二級本地振蕩器實現(xiàn)，這樣有利于第一級本地振蕩器保持固定的頻率。然而，必須注意第一級正交下變頻器的精度，因為任何相位誤差都將導致鏡像信號的抑制能力下降，這時就必須利用高頻濾波器提高鏡像信號抑制。此外，還需要較高的中頻頻率，以使中頻頻率與整個頻帶的比例足夠高。否則，第二級VCO的可調(diào)節(jié)能力就必須非常大。另一方面，混頻器第一級也不可能是真正的下變頻混頻器，因為下變頻混頻器仍然需要寬帶輸出帶寬，而這正是產(chǎn)生系統(tǒng)噪聲的一個缺點。另外，多級拓撲結(jié)構(gòu)本身將產(chǎn)生更大的功耗。

　　顧名思義，低中頻接收器將天線頻率直接下變頻為較低的中頻，即在若干100kHz的頻率范圍內(nèi)。下變頻采用正交方式，而鏡像信號抑制通常在下變頻之后，在DSP中以較低的頻率完成。因此，低中頻與零中頻接收器緊密相關(guān)，低中頻可完全集成并采用單級直接下變頻，不需要高頻鏡像信號抑制濾波器。低中頻和零中頻兩者的主要差別在于：低中頻不用基帶處理，因此完全不受寄生基帶信號的影響，這樣就克服了零中頻接收器的主要缺點；零中頻的缺點在于鏡像信號完全不同于低中頻接收器拓撲結(jié)構(gòu)中的期望信號，但通過慎重選擇中頻頻率，就足以利用帶有低信號電平的鄰近信道進行鏡像信號抑制，可以達到3°的相位精度。

　　完全集成的CMOS下變頻器

　　倍頻器中最常用的一種拓撲結(jié)構(gòu)就是帶有交叉聯(lián)結(jié)可變跨導差動級的倍頻器。在CMOS工藝中，采用該拓撲結(jié)構(gòu)及其相關(guān)結(jié)構(gòu)，例如基于平方律的拓撲，只適用于高頻系統(tǒng)。為避免產(chǎn)生畸變問題，拓撲結(jié)構(gòu)必須具有較大的VGS-VT值或較大的源極衰減阻抗，但這將產(chǎn)生更大的功耗并引發(fā)噪聲問題?？梢酝ㄟ^在線性區(qū)域中，將帶MOS晶體管的偽差分拓撲結(jié)構(gòu)取代底端差分對結(jié)構(gòu)來避免這一問題。CMOS下變頻處理中經(jīng)常用到對開關(guān)電容放大器進行二次采樣的技術(shù)。在這里，MOS晶體管用作帶有高輸入帶寬的開關(guān)，期望信號就通過這些開關(guān)進行通信。通過采用二次采樣可以用較低頻率的運算放大器實現(xiàn)這些結(jié)構(gòu)。與中頻頻率相比，開關(guān)和開關(guān)電容電路的工作頻率要低很多。此外，時鐘抖動必須非常低，這樣高頻信號才能以足夠高的精度進行采樣。二次采樣的缺點是，在采樣頻率處倍頻器上的所有信號和噪聲將與期望信號發(fā)生交迭。因此，有必要將高質(zhì)量的高頻濾波器與開關(guān)電容二次采樣拓撲結(jié)構(gòu)結(jié)合使用。

　　圖2顯示了以0.7微米CMOS工藝實現(xiàn)的完全集成正交下變頻器的方框圖。該變頻器采用新開發(fā)的雙正交結(jié)構(gòu)，可以得到極高的正交精度，在很大的通頻帶中具有小于0.3°的相位精度，并不需要任何外部器件，也不需要對器件進行調(diào)整。應用于下變頻器的拓撲結(jié)構(gòu)建立在線性區(qū)域的NMOS晶體管基礎(chǔ)之上。由于下變頻器與虛地上的電容相結(jié)合，因而只需要低頻率的運算放大器。在線性區(qū)域中采用MOS晶體管，能使RF和LO輸入的線性度得到很大的提高，混頻器的輸入IP3將超過+45dBm。RF和LO輸入的高線性度將有助于混頻器處理非常高的IMFDR3電平，這樣就不再需要任何高頻濾波器。