MIMO系統(tǒng)的快速原型設(shè)計(jì)與驗(yàn)證方法介紹
加入技術(shù)交流群
通過使用 MATLAB 算法作為 FPGA 開發(fā)的金色源碼和免除重新編寫為其他語(yǔ)言或設(shè)計(jì)環(huán)境的工作，減少了開發(fā)和驗(yàn)證的循環(huán)次數(shù)。給定旋轉(zhuǎn)通常用于解決對(duì)稱特征值問題，并且是 QRD 矩陣求逆的關(guān)鍵構(gòu)造塊。
您可以使用乘法器或 CORDIC 近似法來實(shí)現(xiàn)該算法。賽靈思 AccelDSP™ Synthesis 綜合工具的設(shè)計(jì)探索功能被用于通過向架構(gòu)中嵌入并行機(jī)制而無需重寫代碼來提高性能。如表 1 所示，這種方法可以獲得比并行 CORDIC 實(shí)現(xiàn)高達(dá) 10 倍的性能提升?；诮o定旋轉(zhuǎn)的算法近來受到更大的關(guān)注，因?yàn)樗鼈儽旧砗苓m合并行實(shí)現(xiàn)。
本文引用地址：http://www.ex-cimer.com/article/155146.htm
對(duì)于大型系統(tǒng)來說，因提高并行機(jī)制而增加的硬件不得超過目標(biāo) FPGA 的資源。您必須進(jìn)行評(píng)估的可能架構(gòu)量可能會(huì)相當(dāng)大。確定最優(yōu)硬件架構(gòu)的過程非常適合高級(jí)算法綜合工具，如 AccelDSP。
一種基于 MATLAB 的 FPGA 設(shè)計(jì)流程
The MathWorks 公司的 MATLAB 為空間復(fù)用式 MIMO 系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)提供了一個(gè)真正獨(dú)一無二的環(huán)境。對(duì)循環(huán)、復(fù)數(shù)、矢量和矩陣運(yùn)算的內(nèi)在語(yǔ)言支持，以及數(shù)學(xué)函數(shù)，為 MIMO 所需的線性幾何算法提供了一種高效的建模環(huán)境。
圖 3 演示了 AccelDSP Synthesis 綜合工具的優(yōu)點(diǎn)，
包括使用浮點(diǎn) MATLAB 在 FPGA 上為空間復(fù)用式 MIMO 系統(tǒng)定義和實(shí)現(xiàn)定制架構(gòu)的靈活性。 
浮點(diǎn)到定點(diǎn)的自動(dòng)轉(zhuǎn)換功能，可以幫助解決由線性幾何函數(shù)如 SVD 等的迭代性質(zhì)而產(chǎn)生的復(fù)雜的量化問題。一旦您確定了可接受的定點(diǎn)模型，您就可以通過算法綜合快速地探討性能和硬件之間的折衷，快速地增加專用硬件乘法器的數(shù)量以提高性能和充分利用 Virtex-4 架構(gòu)的靈活性。
從 AccelDSP Synthesis 生成的 RTL 自動(dòng)針對(duì)金色源碼 (golden-source) MATLAB 進(jìn)行驗(yàn)證，以確位真 (bit-true) 功能正確性。
結(jié)論
通過在信道矩陣 DSP 硬件開發(fā)中采用基于 MATLAB 的設(shè)計(jì)流程，極大地簡(jiǎn)化了用于真實(shí)世界驗(yàn)證的空間復(fù)用式 MIMO 系統(tǒng)的原型設(shè)計(jì)。通過使用 MATLAB 算法作為 FPGA 開發(fā)的金色源碼和免除重新編寫為其他語(yǔ)言或設(shè)計(jì)環(huán)境的工作，減少了開發(fā)和驗(yàn)證的循環(huán)次數(shù)。此外，MATLAB 的高級(jí)性質(zhì)還使得 AccelDSP Synthesis 綜合工具能夠快速探索適合一個(gè)算法的硬件替代方法，包括 DSP 塊、RAM 和流水線的使用。
AccelDSP Synthesis 綜合工具和 Lyrtech 原型設(shè)計(jì)環(huán)境均含有到 Xilinx System Generator for DSP 設(shè)計(jì)環(huán)境的接口，以提供一種自動(dòng)化的 MATLAB 到原型設(shè)計(jì)的設(shè)計(jì)流程。
評(píng)論