<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 牛人業(yè)話 > ISE入門三部曲

ISE入門三部曲

作者：lianggui5 時(shí)間：2013-08-20 來(lái)源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

收藏

　　編寫完代碼后就需要測(cè)試代碼是否正確，首選需要做的是，檢查代碼是否具有語(yǔ)法錯(cuò)誤。一般如果有嚴(yán)重的語(yǔ)法錯(cuò)誤，比如begin缺少end等會(huì)直接在控制臺(tái)信息中顯示，點(diǎn)擊到相應(yīng)的錯(cuò)誤，即可定位到相應(yīng)的行，還有一些錯(cuò)誤，編譯器沒(méi)法直接檢測(cè)出來(lái)，則需要主動(dòng)的點(diǎn)擊 Synthesize – XST 中的 Check Syntax，如圖10所示，雙擊Check Syntax，Check完后在控制臺(tái)信息欄將出現(xiàn)結(jié)果，如果沒(méi)有錯(cuò)誤，將出現(xiàn)如圖11所示的界面，且Check Syntax前面將有一個(gè)綠色的對(duì)勾。

本文引用地址：http://www.ex-cimer.com/article/159138.htm

　　此時(shí)我們的設(shè)計(jì)基本結(jié)束，現(xiàn)在需要做的就是開(kāi)始檢驗(yàn)寫的代碼是否實(shí)現(xiàn)了我們所需的功能。

　　8路選擇器第三步

　　雙擊Synthesize – XST開(kāi)始做綜合，如果沒(méi)有錯(cuò)誤，綜合成功后在Synthesize – XST的前面也會(huì)出現(xiàn)一個(gè)綠色的對(duì)勾。如圖12所示

可控硅相關(guān)文章:可控硅工作原理

比較器相關(guān)文章:比較器工作原理

上一頁(yè) 1 2 3 4 5 6 7 8 下一頁(yè)

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： ISE 8路選擇器 Verilog 工程建立 入門 常見(jiàn)錯(cuò)誤

評(píng)論

相關(guān)推薦

德州儀器推出最新低成本 DSP 入門開(kāi)發(fā)套件

hpnet | 2002-05-17

Verilog HDL基礎(chǔ)知識(shí)3之抽象級(jí)別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級(jí)別 | 2024-02-19

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

利用 ISE 和 System Generator for DSP 10.1 提高 DSP 設(shè)計(jì)生產(chǎn)率

視頻 Xilinx DSP ISE | 2010-05-06

利用 ISE Design Suite 11 內(nèi)的 Base System Builder

視頻 Xilinx FPGA ISE | 2010-05-06

Verilog HDL基礎(chǔ)知識(shí)7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

語(yǔ)音集成電路入門速成三部曲

設(shè)計(jì)方案語(yǔ)音集成電路入門速成三部曲 | 2010-01-12

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)

設(shè)計(jì)方案 ST-BUS 總線接口模塊 Verilog 設(shè)計(jì) | 2009-09-28

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

MAX+PLUS II快速入門

設(shè)計(jì)方案 MAX+PLUS 快速入門 | 2011-05-03

Verilog HDL簡(jiǎn)介

hpnet | 2002-07-07

Spartan-3A/3AN FPGA入門開(kāi)發(fā)板電路圖

設(shè)計(jì)方案 Spartan-3A 入門開(kāi)發(fā) 電路圖 | 2009-07-15

Verilog HDL基礎(chǔ)知識(shí)4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

ispDesignEXPERT System 培訓(xùn)教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎(chǔ)知識(shí)2之運(yùn)算符

嵌入式系統(tǒng) FPGA verilog HDL 運(yùn)算符 | 2024-02-19

Verilog HDL設(shè)計(jì)的要點(diǎn)

資源下載 altera Verilog HDL 設(shè)計(jì)進(jìn)階 | 2007-12-12

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機(jī) Verilog HDL | 2013-01-16

很好的一篇入門文章，特別推薦(老站轉(zhuǎn))

amine | 2002-05-28

常見(jiàn) FPGA/PLD及VHDL/Verilog 開(kāi)發(fā)軟件

hpnet | 2002-07-10

硬件描述語(yǔ) 言

hpnet | 2002-07-10

把晶體管發(fā)射極作為輸入門的門電路/蘊(yùn)含門電路圖

設(shè)計(jì)方案晶體管發(fā)射極作為入門門電路蘊(yùn)含電路圖 | 2010-08-31

ISE 2024│聚積科技驅(qū)動(dòng)芯片帶領(lǐng)LED顯示屏走向新高度

電源與新能源 ISE 2024 聚積科技驅(qū)動(dòng)芯片 LED顯示屏 | 2024-01-31

Verilog HDL基礎(chǔ)知識(shí)8之綜合語(yǔ)句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語(yǔ)句 | 2024-02-22

Verilog HDL基礎(chǔ)知識(shí)6之語(yǔ)法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語(yǔ)法結(jié)構(gòu) | 2024-02-21

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();