上網(wǎng)本處理器電源設(shè)計要點(diǎn)
加入技術(shù)交流群
在自升壓模式中，DaVinci處理器要求對CVDD和CVDDDSP內(nèi)核電源進(jìn)行同時排序。在主機(jī)升壓模式中，CVDD必須斜坡上升，并在CVDDSP開始斜坡上升以前達(dá)到其設(shè)置值(1.2V)。作為一個最大值，CVDDDSP電源必須在關(guān)閉(開啟)“始終開啟”和DSP域之間的短路開關(guān)以前上電?？梢砸匀魏雾樞騿覫/O電源(DVDD18、DVDDR2和DVDD33)，但必須在CVDD電源100ms的同時達(dá)到設(shè)定值[3]。 本文引用地址：http://www.ex-cimer.com/article/166911.htm
穩(wěn)壓精度
影響電源系統(tǒng)的電壓容差有幾個因素，其中電壓基準(zhǔn)精度是最重要的一個因素，可在電源管理器件的產(chǎn)品說明書中找到其規(guī)范。新型穩(wěn)壓器要求達(dá)到±1%的精度或更高的溫度基準(zhǔn)精度。一些成本較低的穩(wěn)壓器可能要求±2%或±3%的基準(zhǔn)電壓精度。請在產(chǎn)品說明書中查看穩(wěn)壓器廠商的相關(guān)規(guī)范，以確保穩(wěn)壓精度可以滿足處理器的要求。另一個影響穩(wěn)壓精度的因素是穩(wěn)壓器外部反饋電阻的容差。
在要求精確容差值的情況下，推薦使用±1%的容差電阻。另外，在將這種電阻用于編程輸出電壓時，將會帶來額外±0.5%的容差，具體的計算公式為：輸出電壓精度=2*(1-VREF/VOUT)*TOLRES
第三個影響因素是輸出紋波電壓。一個優(yōu)良的設(shè)計實(shí)踐是針對低于1%輸出電壓的峰峰輸出電壓進(jìn)行設(shè)計，它可使電源系統(tǒng)的電壓容差增加±0.5%。假設(shè)基準(zhǔn)精度為±2%，那么這三個影響因素加在一起將使電源系統(tǒng)精度為±3%。
DaVinci CVDD電源要求一個可帶來±4.2%精度、50mV容差的1.2V典型內(nèi)核電源。3.3V DVDD電源具±4.5%精度、150mV的容差，而1.8V DVDD電源則具有±5%精度、90mV的容差。使穩(wěn)壓器靠近負(fù)載以減少路徑損耗非常重要。需要注意的是，如果電源具有3%的容差，且處理器內(nèi)核電壓要求4.2%容差，則必須對去耦網(wǎng)絡(luò)進(jìn)行設(shè)計，以便實(shí)現(xiàn)1.2V電壓軌[4]的1.2%精度或14mV容差。
評論